基于DSP的外部并行存储器接口设计

课程设计(论文)题目名称基于DSP的外部并行存储器接口设计课程名称专业课程设计II学生姓名段红飞学号0941301200系、专业信息工程系、通信工程指导教师李星亮2012年6月10日邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”1目录1存储器TMS320C54X的接口设计...............................21．1外部RAM接口的设计.............................................21．2Flash接口的设计..................................................22系统硬件设计................................................32．1方案选择...........................................................32．2系统的开发平台与环境.............................................42．3元器件介绍........................................................42．4硬件核心设计图....................................................53系统软件设计................................................63．1软件流程图.........................................................63．2软件核心代码......................................................83．3程序运行后CPU寄存器和DSP存储器的数据.....................124课程设计总结...............................................13参考文献资料.................................................14致谢.........................................................15邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”21存储器TMS320C54X的接口设计1．1外部RAM接口的设计C54x系列DSP芯片外部RAM接口设计主要有以下三种扩展分离的方法：（1）外接一个128K*16的RAM，程序区和数据区分开它采用程序选通线（/PS）接外部RAM的A16地址线实现。因此，程序区为RAM的钱64K，数据区为RAM的后64K。（2）混合程序区和数据区当OVLY=1时，内部RAM即使数据区又是程序区，这样设置的好处是程序可以在内部全速运行。缺点是由于程序和数据是共用的，存储区就变小了，此外，在链接时必须将程序和数据分开，以避免重叠。（3）一种优化的混合程序和数据区外接RAM方法这种方法省去了DSP的A15地址线，将RAM分为32K长度的块。采用这种方法吗，可充分利用外接的RAM，不会因内部RAM和外部RAM的地址重叠而造成外部RAM的浪费。这种优化的外部RAM配置方法，使得在使用DSP内部RAM的情况下能够充分利用外部扩展RAM。1．2Flash接口的设计(1)Flash的控制逻辑信号Flash有6根控制逻辑信号，如表2-1所示。信号定义及作用—CE片选—OE输出控制—WE写控制—RP复位—WP写保护Vpp电源表2-1(2)控制信号邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”3Flash的工作状态是由命令控制的，有三个常用的命令，如表2-2所示。命令代码工作模式命令含义FF读取从Flash中读数据40编程将数据写入到指定地址20擦除擦除Flash的块表2-2Flash存储器内部以扇区来组织，对Flash存储器编程是以块为单位进行的。在对Flash编程前，必须先对扇区进行擦除。编程和擦除都需要两个总线周期的操作，如表2-3所示。命令第1个总线周期第2个总线周期操作地址数据操作地址数据编程写X40H写程序地址程序数据擦除写X20H写扇区地址D0H表2-3邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”42系统硬件设计2.1方案选择对于基于DSP平台的Flash接口设计，经过综合考虑了几种方案之后决定，采用一个带TMS320C54XDSP内核的Flash接口芯片28F400B3（成本非常低），再加上简单的外围电路和时序调整电路。这种芯片仅仅完成Flash底层的数据链路级交换，并提供给本地微控制器一个并行的接口，但是它并不完成协议层的工作。协议层的工作需要对微控制器编程，控制Flash接口芯片来实现接口协议。所以，开发难度相对来说大一些，要做的编程工作也多一点。但是这套方案的成本非常低，而且由于直接用DSP作为微控制器，没有原单片机的瓶颈限制，所以可以实现很高的数据传输速率。2.2系统开发环境2.2.1CCS开发环境CCS提供了配置、建立、调试、跟踪和分析程序的工具，它便于实时、嵌入式信号处理程序的编制和测试，它能够加速开发进程，提高工作效率。CCS提供了基本的代码生成工具，它们具有一系列的调试、分析能力。CCS支持如下图3.1所示的开发周期的所有阶段。图3.12.3元器件的介绍TMS320C549系列属于定点DSP芯片，低功耗和低成本是其主要的特点。它是基于改进的哈佛结构的16bit定点DSP芯片，特别适用于无线通信的实时嵌入式系统。其单周期为12.5ns，最大运算能力为80MIPS.其内部的设计概念性规划编程和编译创建工程文件、编写源代码和配置文件调试语法检查、探测点设置和日志保存等分析实时调试、统计和跟踪邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”5高性能CPU拥有40位算术逻辑单元，包括一个40bit的桶行移位器和两个独立40bit累加器，比较，选择和存储单元等。最大可寻址能力192K字，扩展寻址模式时具有8M字的最大可寻址外部程序空间。拥有一套高效灵活的指令集，具有强大的系统接口能力，从而为硬件设计提供了方便。2.4硬件核心设计图DSP与Flash的接口如图3-3所示：3-3DSP与Flash的接口-RP-WPVPPD0-D15A0-A15—CE—WE—OE28F400B3D0-D15A0-A15—DSMSTRB—R/WXFTMS320C54XDSPVcc邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”63系统软件设计3．1软件流程图下图为软件的编程流程图：4.1软件编程流程图开始写入40H地址/数据编程读状寄存器（SR）SR.7=SR.3=SR.4=SR.1=Vpp范围错误编程错误编程中止编程结束10101010邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”7下图为软件擦除流程图：4.2软件擦除流程图开始写入20H写入D0H的块地址读状寄存器（SR）SR.7=SR.3=SR.5=SR.4.5=SR.1=擦除结束擦出中止块擦除错误命令顺序错误Vpp范围错误擦除挂起擦除循环挂起011110YN1000邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”83．2软件核心代码.mmregs.defStart.textStart:STM#00FEH,SPSTM#03B4H,SWWSRCALLSET_READ_MODE;设置读模式STM#0,AR1;AR1设置为块地址CALLERASESTM#4000H,AR1;AR1设置为数据地址LD#55AAH,BCALLPROGRAMCALLSET_READ_MODESET_READ_MODE:SSBXXF;启用命令写LD#0FFH,A;读阵列命令代码STM#4000H,AR1STLA,*AR1;写命令代码RPT#4NOP;CPU延时RSBXXF;禁用写命令邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”9RETERASE:PSHMAR1;保存块地址SSBXXF;禁用写命令LD#20H,ASTM#4000H,*AR1STLA,*AR1;设置首字节为20hLD#0D0H,A;设置第二个字节为0d0hSTLA,*AR1RPT#4NOP;CPU延时RSBXXFE_RS:LD*AR1,AADDA,#0,B;B=AAND#80H,B;测试sr.7BCE_SC,BNEQAND#40H,ABCError,ANEQBE_RS;读srE_SC:AND#3AH,A邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”10BCError,ANEQPOPMAR1;恢复地址RETPROGRAM:SSBXXFLD#40H,ASTLA,*AR1RPT#4NOP;CPU延时STLB,*AR1;写数据RPT#4NOP;CPU延时RSBXXF;禁用命令写入P_RS:LD*AR1,AADDA,#0,B;b=aAND#80H,B;测试sr.7BCP_RS,BNEQ;读srP_SC:AND#1AH,ABCError,ANEQ;误码掩盖RET邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”11Error:B$;循环.sect.vecBStart.endCmd文件如下：MEMORY{PAGE1:INT_D:ORIGIN=80h,LENGTH=1F80hPAGE0:EXT_P:ORIGIN=2080h,LENGTH=2000h}SECTIONS{.text:EXT_PPAGE0.int_table:(EXT_PALIGN(128)PAGE(0)).bss:INT_DPAGE1}邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”123.3程序运行后CPU寄存器和DSP存储器的数据邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”134课程设计的总结与体会在这次的课程设计中我遇到了些问题，如程序的设计中，语句的语法和常量定义都有严格的要求，有时输入一个中文标点，打错一个字母编译就不能通过。在解决这些问题时也是一个再次学习的过程。经过了两个星期的学习，我终于完成了外部并行存储器接口课程设计。从开始接到论文要求到时钟的实现，再到论文文章的完成，每走一步对我来说都是新的尝试与挑战。在这段时间里，我学到了很多知识也有很多感受，我开始了独立的学习和试验，查看相关的资料和书籍，让自己头脑中模糊的概念逐渐清晰，我感受到做论文是要用心去做的一件事情，是真正的自己学习的过程和研究的过程，没有学习就不可能有研究的能力，没有自己的研究，就不会有所突破。通过本次毕业设计，我在老师的精心指导和严格要求下，获得了丰富的理论知识，极大地提高了实践能力，DSP领域这对我今后进一步学习计算机方面的知识有极大的帮助。在此，忠心感谢老师以及许多同学的指导和支持。邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”14参考文献资料［1］张雄伟.曹铁勇.DSP芯片的原理与开发应用第四版.电子工业大出版社,2011.5.［2］郑红.周星.DSP应用系统设计实例第一版.北京航空航天大学出版社,2008.1.［3］TMS320C54xDSP结构、原理及应用（第2版）.北京航空航天大学出版社,2007.8.［4］王忠勇.陈恩庆.DSP原理与应用技术.电子工业出版社,2009.10.邵阳学院信息工程学系课程设计——“基于DSP的外部并行存储器接口设计”15致谢通过本次毕业设计，我在老师的精心指导和严格要求下，获得了丰富的理论知识，极大地提高了实践能力，DSP领域这对我今后进一步学习知识有极大的帮助。在此，忠心感谢我的指导老师李星亮和授课老师刘伟春。