DSP原理与应用试卷A及答案

2016-2017年第1学期试卷A卷《DSP原理与应用A卷》试卷第1页（共2页）班级业余本/业余专/脱产本/脱产专专业姓名学号成绩密封线一、填空题（每空1分，总共20分）1、常用的设备和CPU之间数据传送控制方式有4种，它们是，，，。2、定时器主要由3个寄存器所组成，包括、、。3、TI公司DSP处理器的软件开发环境是__________________。4、在C54X系列中，按流水线工作方式，分支转移指令的分为哪两种类型：_______、_______。5、TMS320VC5402型DSP的CPU采用寄存器作为专用硬件实现移位功能。6、汇编语句“STLA，@y”中“@y”表示寻址方式。7、DSP片内寄存器在C语言中一般采用方式来访问，常常采用的方法是将DSP寄存器地址的列表定义在。8、TMS320VC5402型DSP处理器的内核供电电压_______伏。9、DSP技术是利用专用或通用数字信号处理芯片，通过__运算的方法对信号进行处理。10、C54x的程序中，“.text”段是_________段，主要包含_______________。11、TMS320C54X具有两个通用I/O口，________用于输入外设的状态；________用于输出外设的控制信号。二、选择题（每题2分，总共20分）1、下面对一些常用的伪指令说法正确的是：（）A、.def所定义的符号，是在当前模块中使用，在别的模块中定义的符号；B、.ref所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；C、.sect命令定义的段是未初始化的段；D、.usect命令定义的段是未初始化的段。2、要使DSP能够响应某个可屏蔽中断，下面的说法正确的是()A、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置0B、需要把状态寄存器ST1的INTM位置1，且中断屏蔽寄存器IMR相应位置1C、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置0D、需要把状态寄存器ST1的INTM位置0，且中断屏蔽寄存器IMR相应位置13、对于TMS320C54x系列DSP芯片，下列说法正确的是()A、8位DSPB、32位DSPC、定点型DSPD、浮点型DSP4、执行指令PSHMAR5之前SP=03FEH，则指令执行后SP=（）A、03FDHB、03FFHC、03FCHD、0400H5、TMS320C54XDSP中有（）个辅助寄存器。A、4B、8C、16D、326、TMS320C54XDSP的中断标志寄存器是（）。A、IFRB、TCRC、PRDD、TIM7、以下控制位中哪（）位用来决定数据存储空间是否使用内部ROM。A、MP/MCB、OVLYC、DROMD、SXM8、下列说法中错误的是（）。A、每个DARAM块在单周期内能被访问2次。B、每个SARAM块在单周期内只能被访问1次。C、片内ROM主要存放固化程序和系数表，只能作为程序存储空间。D、DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。9、若程序中对堆栈设置如下，则下列说法错误的是（）。size.set120stack.usect“STACK”，sizeSTM#stack+size，SPA、此堆栈段的段名为STACKB、此堆栈段共120个单元C、此堆栈段第一个变量的名称为sizeD、堆栈设置好后，堆栈指针SP指向栈底10、TMS320C54x中累加器A分为三个部分，低位字，高位字和保护位，其中A的高位字是指（）A、ALB、AGC、AHD、AM三、判断题（每题1分，总共10分）1、TMS320C54XDSP缓冲串行接口是在同步串口基础上，增加了一个自动缓冲单元，主要提供灵活的数据串长度，并降低服务中断开销。（）题号一二三四五六七八总成绩阅卷人签字得分2016-2017学年第1学期试卷《DSP原理与应用A卷》试卷第2页（共2页）班级业余本/业余专/脱产本/脱产专专业姓名学号成绩2、循环缓冲区是一个滑动窗，包含最近的数据，若有新的数据到来，它将覆盖旧的数据。（）3、浮点DSP与定点DSP相比，价格便宜、功耗较小、运算精度稍低。（）4、TMS320C55XDSP的40位ALU和累加器，仅支持16位算术运算。(）5、C5000系列DSP低功耗、大运算量，主要用于便携式信息处理终端产品。（）6、解决MMR写操作的流水线冲突时，一般可用采用推荐指令和插入空操作指令的方法。（）7、DSP的流水线冲突产生的原因是由于DSP运行速度还不够快。（）8、直接寻址中从页指针的位置可以偏移寻址64个单元。（）9、C54x系列DSP处理器中，实现时钟频率倍频或分频的部件是锁相环PLL。（）10、DSP处理器TMS320VC5509的堆栈是向低地址方向生长的。（）四、简答题（每题8分，总共40分）1、宏指令与子程序有哪些区别？2、简述处理器的基本组成，并指出冯·诺依曼结构和哈佛结构的区别。3、简述TMS320F2812处理器CPU的组成及特点。4、简述DSP处理器中断系统分为几种中断，如何清除中断标志？5、如何实现DSP由一种工作频率切换到另外一种工作频率？五、程序设计题（本题共10分）1、编程实现y=(x+y)*8-wDSP原理与应用试卷A答案一、填空题1、程序直接控制方式、中断控制方式、DMA方式和通道方式。2、定时寄存器TIM、定时周期寄存器PRD、定时控制寄存器TCR3、CCS(CodeComposerStudio)4、无延迟分支转移，延迟分支转移5、桶形移位寄存器6、直接寻址7、指针，头文件中（reg.h）8、1.8v9、数值运算10、文本段，可执行文本11、BIO，XF二、选择题DBCABAACCC2016-2017年第1学期试卷A卷《DSP原理与应用A卷》试卷第1页（共2页）班级业余本/业余专/脱产本/脱产专专业姓名学号成绩密封线三、判断√√××√，√××√√四简答题1、答：⑴宏指令和子程序都可以被多次调用，但是把子程序汇编成目标代码的过程只进行一次，而在用到宏指令的每个地方都要对宏指令中的语句逐条地进行汇编。⑵在调用前，由于子程序不使用参数，故子程序所需要的寄存器等都必须事先设置好；而对于宏指令来说，由于可以使用参数，调用时只要直接代入参数就行了。2、答：处理器的基本组成：中央处理器（CPU）、内部总线结构、功能寄存器、数据存储器、程序存储器、I/O口、串行口、中断系统、定时器；冯.诺依曼结构：采用单存储空间，即程序指令和数据公用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行的；哈佛结构：采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大提高了数据处理能力和指令的执行速度，非常适合与实时的数字信号处理。3、答：TMS320F2812处理器CPU的组成：保护流水线机制、独立的寄存器空间、算术逻辑单元ALU、地址寄存器算术单元ARAU、桶形移位器、乘法器；TMS320F2812处理器CPU的特点：16X16位和32X32位乘法累加操作、哈佛总线结构、快速中断响应和处理、统一的存储器规划、4M的线性程序地址、4M的线性数据地址、高效的代码（C/C++和汇编语言）、TMS320F24X/LF240X处理器源代码兼容。4、答：硬件中断：由片外管脚和片内外设引起的中断，又分为可屏蔽中断和非屏蔽中断。软件中断：软件中断是由程序指令产生的中断请求，有三种情况将清除中断标志：（1）软件和硬件复位，即’C54x的复位引脚RS=0；（2）相应的IFR标志位置1；（3）使用相应的中断号响应该中断，即使用INTR#K指令。5、答：步骤1：复位PLLNDIV，选择DIV方式；步骤2：检测PLL的状态，读PLLSTATUS位；步骤3：根据所要切换的倍频，确定乘系数；步骤4：由所需要的牵引时间，设置PLLCOUNT的当前值；步骤5：设定CLKMD寄存器。五、程序设计题.titlemadd.asm.mmregsSTACK.usectSTACK,10H.bssx,1.bssy,1.bssw,1.bssz,1.def_c_int00.datatable:.word6,7,9.text_c_int00:STM#0,SWWSR;插入0个等待状态STM#STACK+10H,SP;设置堆栈指针STM#x,AR1;AR1指向xRPT#2MVPDtable,*AR1+;从程序存储器传送3个值到数据存储器LD@x,AADD@y,A;A=x+yLDA,3;A=(x+y)*8SUB@w,A;A=(x+y)*8-wSTLA,@zend:Bend