利用ADS进行锁相环PLL的仿真设计

利用ADS进行锁相环PLL的仿真设计摘要:本文介绍了利用ADS软件进行锁相环电路方面的仿真应用。并将仿真结果与实物测试进行了分析对比。ADS软件为锁相环的设计提供了完整的线路设计模型和全面的仿真设计环境。关键词:ADS;锁相环PLL;仿真ThesimulationdesigningofPLLusingADSAbstract:ThispaperintroducesthesimulationdesignofPLLusingADS.what’smore,italsoanalyzesandcontraststhesimulationresultsandphysicaltests.ADSsoftwareprovidesacompletecircuitdesignmodelandcomprehensivesimulationdesignenvironmentforthePLLcircuitdesign.Keywords:ADS;PLL;simulation锁相环电路在电子产品中是一个很重要的部分，功能相对比较独立，是频率综合器的核心技术，锁相环电路是一个闭环的负反馈系统，主要由压控振荡器VCO、鉴相器、冲放电泵和环路滤波器组成。虽然实际设计的线路形式较多，但每个部分的主要技术指标和功能都基本相似，如压控振荡器功能是产生一个频率源，主要技术指标是压控灵敏度KV、输出幅度、谐波和相位噪声，相位噪声大多呈现规律性变化;分频器实现对频率的分频，实际线路设计多以可编程的形式;鉴相器实现对两个频率的鉴频鉴相，有电流型和电压型两种。环路滤波器主要作用是对鉴相波纹和噪声的滤除。ADS软件根据锁相环线路结构的这些特点和共性，对每个部分都建立了齐全的通用模型，主要技术指标都是以可变参数的形式在模型中反映，不需要建模，只需将模型的参数用自己实际采用器件的技术参数代替就行了，ADS软件还给出了几种常用的典型的线路模板，一般设计者直接利用模板的原理图就可以仿真。S仿真器中的虚拟仪器很齐全，时域里可以观察各种参数随时间变换曲线，频域里不加噪声时可以观察杂散和谐波分量，加噪声后可以测频谱特性，还可以测相位噪声曲线，调制域中，可以测试锁相环的扑获过程，从而测试频率切换时间，另外，实物锁相环电路的分频比要由CPU控制通过串口或并口送数后才能实现相应的分频功能，试验时不但要做锁相环电路，而且要做控制器，而ADS的S仿真器中有一个分频比控制器，可以控制分频器的分频比，实现锁相环的锁定和频率更改，通过对分频比的扫描，可实现合成器的跳频。对于不同的鉴相器和泵电路，输入相应的环路传递函数就可以对环路滤波器的参数进行扫描，优化环路滤波器参数。总之ADS软件为锁相环的设计提供了完整的线路设计模型和全面的仿真设计环境。1ADS的PLL仿真模型1.1鉴相器图1为鉴相器模型，PDF5为具有PD输出的锁相环芯片模型，多数锁相环芯片都有该输出脚，如AD公司的AD411x系列锁相环芯片和MOTOROLA公司的MC145146、MC14514x系列等，其相应的参数在PDF文件中都能找到，这种鉴相器后直接接RC环路滤波器。PDF4为鉴频鉴相器，输出为电压，这种形式的锁相环芯片也较多，如MOTOROLA公司的MC145146、MC14514x系列等，另外双D触发器组成的鉴相器也属于这种模型，其后一般接有源环路滤波器。本试验选用的是LMX2301锁相环芯片，PDF4为电流双端输出型鉴相器。图1鉴相器模型1.2压控振荡器图2为压控振荡器模型，VCO3为带可变分频器的压控振荡器，VCO4为不带分频器的压控振荡器，这两种VCO模型中都不包含相位噪声参数，如要分析相位噪声特性，需加PHASENOISEMOD噪声模型，并根据所选用的VCO噪声特性将参数填入HASENOISEMOD模型，VCO3有一个分频比控制端dN，用VtPWL模型可对分频比进行编程。集成VCO器件很多，如MINI公司的的集成VCO都有相应参数。另外，PLL模型库中还有不带VCO的分频器DvidideByN，使用很灵活。图2压控振荡器模型1.3PLL模型ADS几乎给出了所有锁相环模型，如作为本振的锁相环SYN、作为频率调制的锁相环FMD、作为频率解调的锁相环FDM、作为相位调制的锁相环PMD、作为相位解调的锁相环PDM。1.4锁相环参数仿真模型ADS给出了PLL的所有参数仿真环境，环路带宽的仿真环境、相位噪声仿真环境和传递响应仿真环境。2324MHz~384MHz主要技术指标频率转换时间:≤220/S相位噪声:≤－125dBc/Hz（偏离主频10kHz）3324MHz~384MHz锁相环锁定时间和相位噪声的仿真3.1锁相环锁定时间频率转换时间仿真电原理图如图3所示，图4为所用的仿真环境，该原理图以ADS的DECT_LO_SYNTH_PRJ模板为基础，根据本合成器的具体要求，对线路和参数进行了修改，增加了由R4和C3组成的滤波器，对鉴相波纹进行滤除，压控振荡器的Kv=19MHz/V，控制电压为0V对应输出频率为324MHz，鉴相器增益Kd=10mA，鉴相频率为1.08MHz，环路参数的计算按二阶环传递函数计算。图3仿真电原理图图4仿真环境从以下图5到图8可以明显看到分频比从300变化到328时频率由324MHz变化到354.24MHz，由于实际测量时要看到频率转换的全过程，调制域分析议的标尺较大，如图5，频率精度到1MHz，这样频率精度差，而判断频率锁定时间时要求的频率精度高，如图5中在光标m2处看到已经锁定，锁定时间为45.01/s，但从图7的ppm图上可以看到，在光标m5处看到才锁定，锁定时间为125/s。此时频率精度达到0.011ppm，软件仿真有很多优点。该锁定时间是在反复优化环路参数的前提下达到的，因为本试验所要求的锁定时间对锁相环而言是很高的。如环路参数略不合适就会引起环路振荡，造成锁定时间加长，如图9和图10所示。图5频率变化（调制域）曲线图6调谐电压曲线图7频率转换过程频率准确度曲线图8分频比变化曲线图9频率转换过程频率准确度曲线图10环路频率振荡曲线从图9可以看到在光标m5处，频率还在振荡，频率精度才达到0.052ppm。3.2相位噪声:相位噪声和锁定时间是两个互相影响的指标，在实际设计中很难兼顾，本试验通过精心仿真，使二者基本得到兼顾，本仿真中只考虑了压控振荡器VCO的噪声，因此仿真结果较好，但反映的噪声变化规律和试验结果一样。图11、图12为优化前的频谱和相噪曲线，图13、图14为优化后的频谱和相噪曲线。图11优化前的频谱图12优化前的相噪图13优化后的频谱图14优化后的相噪声4总结本文利用ADS软件对锁相环的快速锁定和频谱质量进行了仿真，给出了仿真结果，与试验结果一致，达到了技术指标的要求。认为ADS软件对锁相环的动态性能和静态性能能够进行全面准确的仿真，是射频线路工程师的良好设计工具。参考文献：[1]Agilenttechnologies,AdvancedDesignSystem2001user'sguide,2001[2]IanHunter,Theoryanddesignofmicrowavefilters,TheInstitutionofElectricalEngineers.[3]GeorgeL.Matthaei,LeoYoung,E.M.T.Jones,Microwavefilters,impedance-matchingnetworks,andcouplingstructures,NewYork,McGRAW-Hillbookcompany,2004[4]微波集成电路国防工业出版社1995.5.