两种在Allegro中增加过孔的方法

两种在Allegro设计中增加过孔的方法：一、Setup--B/BViaDefinitions--AutoDefineB/BVia来设置过孔，如图：InputPadname:在pad库里面选择希望用来做过孔的pad.Selectendlayer:Bottom层，Addprefix则可以输入你希望命名的过孔的名字。layers:usealllayer，通孔。useonlyadjacentlayers,仅相连的两层过孔，即可能是埋孔。setnumberoflayers,1，也可以填2,3,即设置过孔的层数，埋孔设置，也可以设置为1，设置为1时，则可以用作测试点过孔。测试点过孔设计时是比较好用的，在希望留出测试点的地方或者net直接敲一个TOP或Bottom层过孔即变成了测试点，实际就上一个外层的裸露焊盘。这样可以不必在原理图上增加测试点器件，操作起来简单许多。RulesSet可以选择不同的适应DRCRuleGenerate后即自动生存过孔，这些过孔是存在Database里面的。（后面再说明Database过孔和Library过孔）Setup--B/BViaDefinitions--DefineB/BVia则用来手工设置Blind/BuriedVias，即盲孔，埋孔。直接选择copy的pad已经那一层到那一层，如VCC-Bottom。这时在布线时，在过孔拉下中就出现了刚才定义的过孔了。二、下面重点介绍一下ConstraintManager里面对过孔的设置，这里也可以直接定义library的pad为过孔，不需要上面的操作，同时可以对过孔进行删减和规划，即指定那些网络默认优先使用那种过孔，这对BGA芯片高速布线有很大的帮助，因为有时候并不希望电源信号，地信号，还有其他模拟信号使用太小的过孔（同时也可考虑相应减小PCB工艺难度，当然理论上过孔是越小越好）。ConstraintManager--Physical--PhysicalConstraintSet--Alllayers如下图：选择右边子框里面Via(蓝色Via栏中最下面一栏，空白的也可以点)可以点进去下图的对话框：EditViaList对话框。左下角Filter可以点选：ShowviasfromthelibraryShowviasfromthedatabase显示各自的Vialist。实际上Library和database上可用作过孔的pad会自动列在左边。我们只需要将pad库里面的定义的过孔pad点选到右边即可以在设计中使用。同时up和down可以供你选择优先使用的Via。当需要用到不同的优先Via时，可以在Bynet,ByRegion里面设置，也可以设置不同组的PhysicalConstraintSet来分组设定。如Deafault组，DDR组，等分组。选择SMDpad时，如SMD30CIR即设置成TOP,TOP层的测试过TESTVIA（如果选择的是贴片和焊盘，那么生成的就是表面的测试过孔，实际上不是过孔）所以上面设置过孔的方法可以不用，直接在EditVialist里面点选即可实现过孔的设置。只是在需要Blind/BuriedVia时才通过上面方法设置。再来看看AllegroOption界面。Addlines时，Vialist下拉可供设计时选择了。当选择Top,Top层时，SMDTESTVia（SMD30CIR）则默认会出现在首栏。通常用到的整个Via的Edit过程就是这样了。