x第5章存储器系统.

1第5章存储器系统2主要内容：存储器系统的概念半导体存储器的分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器扩展技术高速缓存3§5.1概述存储器是计算机系统的记忆设备，用于存放计算机要执行的指令、处理的数据、运算结果以及各种需要保存的信息。主要内容：存储器系统及其主要技术指标半导体存储器的分类及特点两类半导体存储器的主要区别4一、存储器系统51.存储器系统的一般概念将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来系统的存储速度接近最快的存储器，容量接近最大的存储器。构成存储系统。62.两种存储系统在一般计算机中主要有两种存储系统：Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器7Cache存储系统对程序员是透明的目标：提高存储速度Cache主存储器8虚拟存储系统对应用程序员是透明的。目标：扩大存储容量主存储器磁盘存储器93.主要性能指标存储容量（S）（字节、千字节、兆字节等）存取时间（T）（与系统命中率有关）命中率（H）T=H*T1+（1-H）*T2单位容量价格（C）访问效率（e）104.微机中的存储器通用寄存器组及指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器片内存储部件内存储部件外存储部件11存储器的分类与组成按与CPU连接方式不同分为：内存储器和外存储器。通过CPU的外部总线直接与CPU相连的存储器称为内存储器（简称内存或主存）。CPU要通过I/O接口电路才能访问的存储器称为外存储器（简称外存或二级存储器）。按存储器信息的器件和媒体不同分为：半导体存储器、磁表面存储器、磁泡存储器和磁芯存储器以及光盘存储器等。12存储器的分类与组成13二、半导体存储器141.半导体存储器半导体存储器由能够表示二进制数“0”和“1”的、具有记忆功能的半导体器件组成。能存放一位二进制数的半导体器件称为一个存储元。若干存储元构成一个存储单元。15半导体存储器组成地址码缓冲器地址译码器01234567存储体A0A1A2000001010011100101110111A2A1A0控制电路读/写放大器数据缓冲器译码控制线位线(8位)DRDB字线RDWRCS0Bit704号单元1位(1个存储基本电路)组成：存储体、地址选择电路、输入输出电路、控制电路16①存储体每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量＝2M×N＝存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数17②地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构18③片选和读写控制逻辑片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线192.内存储器的分类内存储器随机存取存储器（RAM）只读存储器（ROM）20半导体存储器分类半导体存储器读/写存储器RAM只读存储器ROM双极型MOS型静态RAM(StaticRAM)动态RAM(DynamicRAM)不可编程掩膜式ROM可擦除、可编程ROM可编程ROM紫外线擦除的(EPROM)电子擦除的EEPROM213.主要技术指标存储容量存储单元个数×每单元的二进制数位数存取时间实现一次读/写所需要的时间存取周期连续启动两次独立的存储器操作所需间隔的最小时间可靠性功耗22§5.2随机存取存储器掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术23一、静态存储器SRAM24静态RAM的基本存储电路由6个MOS管组成的RS触发器。信息暂存于T1,T2栅极上。T1,T2,T3,T4组成双稳态触发器，T3,T4是T1,T2的负载。若T1截止,则A=1,使T2导通,于是B=0。而B=0保证了T1截止，处于稳定状态。反之，T1导通,T2截止,为另一种稳定状态。T5,T6行向选通门,T7,T8列向选通门,分别受行/列选线上电平的控制。251.SRAM的特点存储元由双稳电路构成，存储信息稳定。p199262.典型SRAM芯片掌握：主要引脚功能工作时序与系统的连接使用27典型SRAM芯片SRAM6264：容量：8KX8b外部引线图外部引脚286264芯片的主要引线地址线：A0------A12；数据线：D0------D7；输出允许信号：OE；写允许信号：WE；选片信号：CS1，CS2。29(1)A0～Al2，13根地址信号线。一个存储芯片上地址线的多少决定了该芯片有多少个存储单元。13根地址信号线上的地址信号编码最大为213，即8192(8K)个。也就是说，芯片的13根地址线上的信号经过芯片的内部译码，可以决定选中6264芯片上8K个存储单元中的哪一个。在与系统连接时，这13根地址线通常接到系统地址总线的低13位上，以便CPU能够寻址芯片上的各个单元。(2)D0～D7，8根双向数据线。对SRAM芯片来讲，数据线的根数决定了芯片上每个存储单元的二进制位数，8根数据线说明6264芯片的每个存储单元中可存储8位二进制数，即每个存储单元有8位。使用时，这8根数据线与系统的数据总线相连。当CPU存取芯片上的某个存储单元时，读出和写入的数据都通过这8根数据线传送。30(3)CS1和CS2，片选信号线。当CS1为低电平、CS2为高电平(CS1＝0，CS2＝1)时，该芯片被选中，CPU才可以对它进行读/写。不同类型的芯片，其片选信号的数量不一定相同，但要选中该芯片，必须所有的片选信号同时有效才行。事实上，一个微机系统的内存空间是由若干块存储器芯片组成的，某块芯片映射到内存空间的哪一个位置(即处于哪一个地址范围)上，是由高位地址信号决定的。系统的高位地址信号和控制信号通过译码产生选片信号，将芯片映射到所需要的地址范围上。6264有13根地址线(A0～A12)，8086/8088CPU则有20根地址线，所以这里的高位地址信号就是A13～A19。31(4)OE，输出允许信号。只有当OE为低电平时，CPU才能够从芯片中读出数据。(5)WE，写允许信号。当WE为低电平时，允许数据写入芯片；而当WE＝1，OE＝0时，允许数据从该芯片读出。(6)其他引线：VCC为＋5V电源，GND是接地端，NC表示空端。6264真值表326264的工作过程写操作读操作工作时序334.6264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7SRAM62648088总线+5V┇345.存储器编址001100001111000001011010片选地址片内地址高位地址低位地址内存地址35存储器编址001100001111000001011010CS00译码器1CS366264芯片的编址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址376.译码电路译码是将输入的一组二进制编码变换为一个特定的输出信号。在存储器技术中，译码是将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。38译码方式全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。部分地址译码39全地址译码例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V01111000406264芯片全地址译码例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址该6264芯片的地址范围=F0000H~F1FFFH41全地址译码例若已知某SRAM6264芯片在内存中的地址为：3E000H～3FFFFH试画出将该芯片连接到系统的译码电路。42全地址译码例设计步骤：写出地址范围的二进制表示；确定各高位地址状态；设计译码器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址43全地址译码例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V0011111044部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。45部分地址译码例两组地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，1111000被选中芯片的每个单元都占有两个地址46应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。47存储器芯片与系统连接例由题知地址范围：00111000………000111001………1高位地址A19A12A048应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY049典型的静态RAM芯片还有2114(1KB×4位)、6116(2KB×8位)、62256(32KB×8位)、628128(128KB×8位)等。50二、动态随机存储器DRAM51单管动态基本存储电路由T1管和寄生电容Cs组成。写入时，使字选线上为高电平，T1管导通，待写入的信息由位线D（数据线）存入Cs。读出时，同样使字选线上为高电平，T1管导通，则存储在Cs上的信息通过T1管送到D线上，再通过放大，即可得到存储信息。521.DRAM的特点存储元主要由电容构成；由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。由于它所需要的管子较少，故可扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。532.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。54地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码55主要引线行地址选通信号。用于锁存行地址；列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在#RAS和#CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=0WE=1WE：写允许信号RAS：CAS：数据写入数据读出56工作过程数据读出数据写入刷新将存放于每位中的信息读出再照原样写入原单元的过程---------刷新工作时序57DRAM2164A的读周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址，RAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出58DRAM2164A的写周期TWCSTDS列地址行地址地址TDHTWRTCAHTASCTASR