FPGA和IP核的FIR低通滤波器的设计

FPGA和IP核的FIR低通滤波器的设计FIR（FiniteImpulseResponse，有限冲击响应）数字滤波器具有稳定性高、可以实现线性相位等优点，广泛被应用于信号检测与处理等领域。由于FPGA（FieldProgrammableGateArray，现场可编程门阵列）基于查找表的结构和全硬件并行执行的特性，如何用FPGA来实现高速FIR数字滤波器成了近年来数字信号处理领域研究的热点。目前，全球两大PLD器件供应商都提供了加速FPGA开发的IP（IntelligentProperty，知识产权）核。本文在Altera公司的FIR数字滤波器IP核的基础上，设计了基于分布式算法的FIR数字低通滤波器。首先是DSPBuilder的设计流程下图是基于DSPBuilder开发DSP系统的设计流程。首先调用DSPBuilder工具包中的元件构建电路模型。电路模型建立以后再进行系统级的仿真。仿真通过以后运行SignalCompiler将模型文件转化成RTL级的VHDL代码。转化成功以后，再调用VHDL综合器进行综合生成底层网表文件。然后调用QuartusII进行编译，QuartusII根据网表文件及设置的优化约束条件进行布线布局和优化设计的适配，最后生成编程文件和仿真文件。生成的POF/SOFFPGA配置文件用于对目标器件的编程配置和硬件实现。仿真文件主要是用于QuartusII的门级仿真文件和用于ModelSim的时序仿真文件和VHDL仿真激励文件，用于实时测试DSP系统的工作性能。基于DSPBuilder的设计方法然后就是建模和仿真在DSPBuilder中调用FIR数字滤波器IP核，设置参数：滤波器类型：低通滤波器；截止频率：5E2Hz，采样频率：1E4Hz；滤波器阶数：16；窗函数类型：汉宁窗。滤波器系数如表格所示：滤波器系数调用FIR滤波器IP核以及DSPBuilder中的相关元件，构建了FIR低通滤波器的仿真模型，如图所示。输入信号频率为200Hz、1000Hz、2000Hz正弦波和宽带白噪声叠加而成的信号。FIR滤波器仿真模型仿真以后，此信号经过截止频率为500Hz的低通滤波器滤波以后，1000Hz和2000Hz的高频正弦波均被较好的滤除了。滤波前后的时域波形图如图所示。滤波前后信号的频谱图。可以看出，此16阶的滤波器滤波性能符合要求。仿真波形图滤波前后频谱图通过实践后进行分析仿真通过以后，再运行SignalCompiler将此模型转换成RTL寄存器传输级的VHDL硬件描述语言。再用Modelsim软件进行寄存器传输级仿真。仿真结果如下图所示。FIR低通滤波器RTL仿真波形可以看出，经过对转换后的VHDL语言进行时序仿真，滤波效果良好，进一步验证了模型的正确性。在此基础上，调用QuartusII软件进行逻辑综合与适配，最终在CycloneII系列EP2C35F672C8芯片上获得了最高响应速度为151.88MHz的高速FIR低通滤波器。资源使用情况：逻辑单元1347/33216（4%），全部组合逻辑872/33216（3%），专业逻辑寄存器1231/33216（4%），引脚29/475（6%），总存储位41160/483840（9%）。总结FIR滤波器的设计与FPGA高速实现一直是信号处理领域研究的热点，本文利用FIR有限冲击响应滤波器IP核，设计了截止频率为500Hz的FIR低通滤波器，在Simulink中建立了仿真模型并进行了仿真。最终在EP2C35F672C8型号FPGA上得到了最高响应频率为151.88MHz的高速FIR低通滤波器。设计效率和滤波器性能得到了极大的提高。通信通讯频道