您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 项目/工程管理 > IC设计原理与实验试卷
1西南交通大学2015-2016学年第(一)学期期中试卷课程代码0474004课程名称IC设计原理与实验考试时间120分钟题号一二三四五总成绩分数3020201020100得分阅卷教师签字:注意事项:1.本试题共七题,满分100分,请认真检查;2.答题时,直接将答题内容写在试卷上,答在其它地方的内容无效;3.试卷不得拆开,否则遗失后果自负。一、简答题(总共30分,每题6分。)1、解释什么是“体效应”或者“背栅效应”?解:具体见书上第二章。2、解释什么是“体效应”或者“背栅效应”?其会对电路产生什么影响?解:理想情况下是假设晶体管的衬底和源是短接的,实际上两者并不一定电位相同,当VB变得更负时,VTH增加,这种效应叫做体效应。体效应会改变晶体管的阈值电压。3、什么是N阱?解:CMOS工艺中,PMOS管与NMOS管必须做在同一衬底上,若衬底为P型,则PMOS管要做在一个N型的“局部衬底”上,这块与衬底掺杂类型相反的N型“局部衬底”叫做N阱。4、CMOS模拟集成电路中,PMOS管的衬底应该如何连接?为什么?解:在CMOS工艺中,由于PMOS管做在N型的“局部衬底”也就是N阱里面,因此PMOS管的局部衬底接局部高电位。5、何谓MOS管的跨导?写出PMOS管在不同工作区域中的跨导表达式。解:具体见书上第二章。班级学号姓名密封装订线密封装订线密封装订线2二、下图中(W/L)N=10/0.5,(W/L)P=10/0.5,IREF=100μA,VDD=3V,加到M1、M2栅极的输入共模电平等于1.5V,分别求解:(1)计算流过晶体管M3、M4、M5、M6、M7的电流;(10分)(2)假设λ=0,分别计算γ=0和γ=0.45V-1时P点电位。(10分)(注:题目中使用教材表2.1所列的器件数据,所有器件尺寸都是有效值,单位均为微米。)解:(1)I3=I4=50μA,I5=I6=200μA,I7=500μA(2)γ=0:VP=0.368Vγ=0.45V-1:VTH1(VP=0.368V)=0.78V,VP1=0.288V;VTH2(VP1=0.288V)=0.764V,VP2=0.304;VTH3(VP2=0.304V)=0.767V,VP3=0.301;VTH4(VP3=0.301V)=0.766V,VP4=0.302;VTH5(VP4=0.302V)=0.766V,VP4=0.302…….所以VP≈0.302V三、差动电路如下图所示,ISS=1mA,VDD=3V,(W/L)1、2=(W/L)3、4=50/0.5,分别求解:(1)假设γ=0,求差动电压增益;(10分)(2)γ=0.45V-1时,如果ISS上的压降至少为0.4V,求最小允许输入共模电平。(10分)(注:题目中使用教材表2.1所列的器件数据,所有器件尺寸都是有效值,单位均为微米。)解:(1)ID=0.5mA,gmN=3.66×10-3,rON=2×104Ω,rOP=104Ω,Av=-gmN(rON||rOP)=-24.4(2)VVVVFSBFTHTH786.0)|9.0||4.09.0|(45.07.0)|2||2|(0VGS1=0.786+0.27=1.056V,Vin,CM=1.056+0.4=1.456V3四、以PMOS管子为例,分析随着栅极上的输入电压VGS从0变化到VDD时,管子所经历的三个不同工作区域,并写出各区域中ID的表达式。(10分)VGVDDGSD随着PMOS栅极电压VG上升,︱VGS︱变小,那么︱VGS︱与︱VTP︱差值变小:如果︱VGS︱-︱VTP︱︱VDS︱时,那么此时PMOS处于深线性区DSDpoxGSTPWI=uCV-VVL()如果︱VGS︱-︱VTP︱︱VDS︱时,那么此时PMOS处于线性区:2DSDS1-2DpoxGSTPWI=uCV-VVVL()如果︱VGS︱-︱VTP︱︱VDS︱时,那么此时PMOS处于饱和区:2DpoxGSTP1WI=uCV-V2L()如果︱VGS︱︱VTP︱时,那么此时PMOS截止五、假定==0,IR=100uA,nCox=1.4410-5A*V-2,M1~M8的(W/L)均为400u/5u,完成如下问题。(1)求图5-1电路的Vomin,并求VA,VB的值。(10分)(2)求图5-2电路的Vomin,并求VC,VD以及电阻R的值。(10分)(注:题目中使用教材表2.1所列的器件数据,所有器件尺寸都是有效值,单位均为微米。)(1)2+2DDnoxGSTHGSTHnoxI1WI=uCV-VV=VW2LuCL()根据上述公式分别算出M1和M3的VGS电压,那么M1的VGS电压是A点电压,B点电压是M1和M3的VGS之和。Vomin=VTH+2VON(2)Vomin=2VON2+2DDnoxGSTHGSTHnoxI1WI=uCV-VV=VW2LuCL()推出C点电位,D点电位=VON+VGS7,那么用D点电位减去C点电位之差就是电阻上压降,该压降除以IR便可以计算出电阻R的阻值。班级学号姓名密封装订线密封装订线密封装订线
本文标题:IC设计原理与实验试卷
链接地址:https://www.777doc.com/doc-2878272 .html