Acte_基于Flash架构FPGA技术专题讲座

1、Flash架构的FPGA——ProASIC3ProASIC3是Actel第三代Flash架构FPGA中的第一个器件，是当前应用最广泛的FlashFPGA，它是Actel因应市场对全功能、高成本效益FPGA的强劲需求而设计的，主要面向消费、汽车及其它成本敏感的应用领域。由于它的特点非常地突出明显，因此越来越多的工程师转向使用ProASIC3，它具有如下特点：基于Flash架构，无须昂贵的配置芯片，单芯片解决方案；1.5万到300万个系统门，分类齐全，供用户自主选择；最大504Kbit的双端口RAM和1Kbit的用户FlashROM存储器；最大616个用户可用I/O；最高350MHz的性能；具有128位的FlashLock和128位的AES加密，保护设计不被盗取；具有很好的系统成本。(2)先进的Flash开关FPGA与ASIC最大的不同点是具有可编程的特点，从而使得FPGA非常地灵活，可以实现多种不同用途的ASIC，所以FPGA可被看作是一种通用的ASIC，我们可以通过编写不同的代码来改变其功能，但是FPGA内部并不是所有的部件都是可以让用户修改的，只有那些连线之间的开关可以通过程序来改变，最终的程序代码也是转换成对这些开关的控制，开关的性能决定了FPGA的性能，ProASIC3采用了Flash的开关，因此带来的优点也是显而易见的。下面我们来对比两种不同的开关结构，如图2所示。Flash开关采用一种称为悬浮栅的技术来保存开关的状态，将两个MOS管的栅极连接在一起，其中一个MOS管通过位选择信号Bit1和Bit2来控制悬浮栅上的电子，从而实现编程、擦除、校验等功能，另外一个MOS管用于互联其他的部件，当悬浮栅上被充电时该MOS管导通，当悬浮栅的电子被移除时该MOS管被关闭，Flash的开关只用了两个MOS管，因此功耗和面积更小，更多的空间用于布线，而且这种结构具有非易性的特点。SRAM的开关使用四个MOS管来实现一个开关结构，而且两个上拉电阻往往也用MOS管来代替，所以一般需要六个MOS管，这样的结构功耗大，而且掉电后状态无法保存。(3)精细颗粒的逻辑单元Actel所有Flash架构的FPGA都采用了精细颗粒的逻辑单元，这是FPGA最基本的物理逻辑单元，每个FPGA的厂家都会不同，也各具优势，在Altera中逻辑单元为LE，在Actel中逻辑单元为Tile。Actel采用了精细颗粒的逻辑单元使得它的结构更加灵活，每个逻辑单元可以自由的转换成触发器或者查找表，触发器可以实现时序逻辑，查找表可以实现组合逻辑，如图3所示，其中逻辑单元内部除了一些门电路以外，还有许多可控的Flash开关，这些开关使得逻辑单元变得非常灵活，所以Actel的FPGA资源利用率可以在不影响性能的前提下接近100%。而图4为一般SRAM结构FPGA的逻辑单元，其内部结构都是固定的，无法灵活变动，内部由一个触发器和一个LUT组成，这就是所谓的粗颗粒结构的逻辑单元，他们最小的单元都至少由一个触发器和一个LUT组成，当设计中只用到LUT时，另一半触发器的资源就浪费了。(4)更优的布线资源除了上述的两个资源外，FPGA很重要的一个组成部分就是布线资源，它直接影响一个设计的性能，足够多的全局网络可以让更多高扇出的信号以最短的延时、最小的抖动到达每个触发器，自然性能也将是最优的。ProASCI3具有七层金属层，其中四层用于布线，分别为：超快速的局部连线资源、有效的长线资源、高速的超长线资源和高性能全局时钟网络，类似于PCB的多层板，如图5所示。每种布线资源长短不一，根据实际情况供用户选择。ProASIC3最多有18条全局网络：6条片上全局网络和12条象限全局网络。在一般的设计中这些全局网络已经足够用，全局网络可以走一些扇出特别大的信号，例如：时钟、复位等信号，而这些信号的路径往往对一个系统性能起了关键行性的作用。片上全局网络与每个逻辑单元相连，而象限全局网络与该象限内的逻辑单元相连，使得到达每个逻辑单元的时间最短，并且大致都相等。全局网络也可以分段利用，这样就会使得更多的信号上到全局网络，提高系统的性能。(5)ProASIC3的片内外设开关、逻辑单元、布线资源可谓是FPGA的内核构成，现在FPGA的集成度越来越高，很多的外设都集成在FPGA内部，例如：PLL、RAM、ROM等，ProASIC3也不例外。ProASIC3最多可以提供6个模拟的锁相环PLL，每个PLL位于CCC（时钟调整电路）中，其输入频率为1.5MHz~350MHz，输出频率为0.75MHz~350MHz，具有6个可编程的延时模块，3个相位选择和最多3个不同频率信号输出，如图7所示。ProASIC3内部最多具有504Kbit的SRAM，可以实现真正的双端口RAM（两个端口可以同时进行读写）和两个端口的RAM，同时这些RAM块带有FIFO控制器，可以实现先进先出队列的FIFO，RAM和FIFO速度可达350MHz。其内部结构如图8所示。ProASIC3内部具有1Kbit的FlashROM可供用户使用，类似于普通的ROM操作，通过上位机软件将数据固化在FPGA内部的FROM，FPGA在运行的过程中只能进行读操作，可以用于存放密钥、序列号、版本号等信息。ProASIC3还具有超强的加密功能，内部不仅具有128位FlashLock的加密，而且还有128位的AES加密，FlashLock主要对芯片进行加密，而AES是对编程文件进行加密，ProASIC3内部具有AES的解密引擎，用于对AES加密的文件进行解密。