delta_sigma_ADC

delta-sigma型ADC的数字滤波器应用事项1、delta-sigma型ADCdelta-sigma型ADC以很低的采样分辨率（1位）和很高的采样速率将模拟信号数字化，通过使用过采样（Oversampling）技术，噪声整形和数字滤波技术增加有效分辨率，然后对滤波器输出进行采样抽取（Decimation）处理得到输出结果。delta-sigma型ADC采用简单的模拟电路（仅一位量化器和一位数模转换器）和大量的数字信号处理电路，造价低廉却具有高可靠性，能在低频下获得极高的线性度和分辨率。为了适应不同应用场合对响应时间，噪声滤波等性能的不同要求，delta-sigma型ADC通常允许用户对滤波器的结构和性能进行一定的编程组态。2、数字滤波与模拟滤波与传统的模数转换器相比，delta-sigma型ADC具有独特的内置数字滤波器，分为FIR（有限冲击响应）和IIR（无限冲击响应）两种；FIR是非递归型，输出仅依赖于过去至当前的输入，IIR是递归型，输出是过去至当前的输入与输出值的函数。数字滤波发生在模数转换后，它能消除模数转换过程中产生的噪声（特别是量化噪声）；数字滤波比模拟滤波容易实现可编程性，依靠数字滤波器设计，用户可以编程转折频率和输出更新速率，对工频干扰(50Hz,60Hz)很容易取得90~100dB以上的抑制效果。典型地，delta-sigma型ADC数字滤波器采用一个低通SINC(3)滤波器，它的响应与平均滤波器有相似之处，数字滤波器输出速率对应于第一个陷波频率，陷波位置多次在第一个陷波频率的倍数处重复，并在这些陷波处提供高于100dB的衰减。下图是输出速率（陷波频率）为60Hz的频响曲线。具体应用中在ADC前端进行模拟滤波，主要作用是抗混叠。过采样转换技术使得防止混叠所需要的滤波变得十分简单：只须滤除频率为调制器采样速率（多倍于奈氏频率）整数倍的输入噪声，因为数字滤波器不能抑制该频带的信号；另外在输入接近满标度范围的信号时，模拟滤波可避免有用带宽外的差分噪声叠加，使调制器和数字滤波器饱和――这种情况也可以采用降低输入通道电压的方法，使之为输入通道满标度范围的一半，这样动态范围降低1倍而超范围性能增加1倍。总之，与没有片内滤波的传统转换器相比，delta-sigma型ADC对前端模拟滤波器的要求已大大降低。2、采样速率、输出速率和稳定时间delta-sigma型ADC的采样速率指前端调制器的过采样速率,是奈氏采样速率的多倍。采样速率＝2×过采样倍率×转折频率由于前端采样速率远高于香农采样定理的要求，ADC一般进行抽取后再输出：输出速率＝采样速率/抽取倍率抽取倍率要小于过采样倍率，否则将违反香农定理。用较低的抽取倍率，可以使数据输出速率远高于奈氏采样速率。多数delta-sigma型ADC允许编程设置数据输出速率和－3dB参数，但这通常是改变过采样倍率、抽取倍率和滤波器结构来实现的，因此对转换器的有效分辨率和信噪比会同时产生影响。稳定时间是指转换器对阶跃输入信号的响应，输出达到稳定所需要的时间。稳定时间与滤波器的转折频率（－3dB带宽）有关：转折频率越低，稳定时间越长。从上面的SINC(3)型滤波器频响图可看到，数据输出速率为60Hz时，转折频率为15.7Hz。满标度阶跃输入时，SINC(3)滤波器的稳定时间为输出周期（1/输出速率）的3～4倍；在多路开关应用中，从一个输入通道切换到下一通道，一段时间内两个输入通道的采样数据会在数字滤波器内并存，滤波器输出的数据无效。3、新型数字滤波器由上面的分析知道，单纯的SINC(3)型滤波器不能兼顾快速响应之要求，不适应多通道切换的场合。基于这样的原因，一些新型delta-sigmaADC改变了数字滤波器的结构。ADS1216设计有三种滤波组态：快速稳定，SINC(2)和SINC(3)，三种滤波方式的性能比较见下图。当切换通道时，首先采用稳定时间为单个转换周期的快速稳定滤波，接下来的两个周期转换相继应用SINC(2)滤波和SINC(3)滤波；这样就兼顾了SINC(3)滤波器性能和快速响应两方面要求。ADS1240的滤波器不同于SINC(3)型滤波器，设计为专用于高分辨率的低频测量场合。其输出速率为15Hz时，滤波器的转折频率近似为15Hz，同时对50Hz和60Hz的工频干扰提供高于90dB的抑制――这样既能保证单周期稳定转换，又能保证转换结果具有高分辨率。下图是该滤波器在输出速率为15Hz时的频响图。Σ-ΔADCsigma-deltaADC的基本思想是先对信号进行过采样，接着用负反馈网络对量化噪声进行低频衰减，高频放大，把大部分噪声功率整形到信号频带之外，最后用数字滤波器滤除带外噪声，达到提高精度的目的。在介绍Σ-ΔADC之前，我们先对传统ADC进行量化噪声分析ADC输入的模拟量是连续的，而输出的数字量是离散的，用离散的数字量表示连续的模拟量，需要经过量化和编码，由于数字量只能取有限位，故量化过程会引入误差，量化误差也称量化噪声。数字量用N位二进制数表示时最多可有N2个不同编码。在输入模拟信号归一化为0～1之间数值的情况下，对应输出码的一个最低有效位发生变化的最小输入模拟量的变化量为：Nq21，对量化噪声的频域分析表明，若输入信号的最小幅度大于量化器的量化阶梯q,则量化噪声的总功率与采样频率fs无关是个常数，且功率谱密度在0-fs/2频带内均匀分布，为白噪声，其在以±q/2量化单位所划分的各量化电平内的分布是一样的，量化噪声功率可表示为121][22/2/222qdeeqeEqqe由于量化噪声均匀散布在fs宽度的频带内（-fs/2—fs/2），所以量化噪声的功率谱密度可以表示为fsfsqfDN222*12112)(由该方程可知，要想得到高信噪比信号，有两种方法，增加分辨位数N或者采样频率fs，当提高采样频率K倍，NK22时，相当于提高N位的分辨率，Σ-ΔADC就用到了提高采样频率的方法来增强信噪比，称为过采样法。如果在过采样同时还能够对量化噪声的分布做出改变，使其不再是在fs频带内均匀分布，而是与信号所在频带分离开来，那么通过频域滤波就能有效除去量化噪声，进一步提高信噪比，这种方式称作噪声整形，在Σ-ΔADC中，噪声整形是通过Σ-Δ调制来实现的。sigma-deltaADC的基本原理框图描述如下输入模拟信号抗混叠低通滤波器Σ-Δ调制器数字低通滤波器输出数字信号其中，抗混叠滤波器是一个简单的模拟低通滤波器，其作用是抑制输入信号中超过奈奎斯特频率的高频噪声，避免因频率混叠对输出造成干扰。Σ-Δ调制器是Σ-ΔADC的关键，其作用是噪声整形，它的内部结构是一个反馈电路：它由一个差分放大器，一个积分器，一个比较器和一个1bitDAC构成，反馈DAC的作用是使积分器的平均输出电压接近于比较器的参考电平。调制器输出中“1”的密度将正比于输入信号，如果输入电压上升，比较器必须产生更多数量的“1”，反之亦然。同时Σ-Δ调制器具有对量化噪声进行频域整形的作用，整形效果可以通过对调制器S域进行分析来获取。设Q，Y，X分别为量化噪声，输出信号，输入信号的S域变换，H(S)为积分器的传递函数（1/S），有Y=（X-Y）/S+Q;整理得：Y=X/(S+1)+QS/(S+1)由以上方程，当频率很低（S→0）时，输出Y→X，且输出信号中量化噪声分量QS/(S+1)→0，频率很高时，Y→Q，输入信号分量X→0。所以总体看来，Σ-Δ调制器对输入信号具有低通作用，对量化噪声具有高通作用，将量化噪声集中到了输出的高频带内，改变了噪声频域分布，也就实现了噪声整形。对于整形之后的输出，(0--fs/2)内的低频带内是有用的信号，高频部分(fs/2—Kfs/2)是量化噪声，通过数字低通滤波器，可以有效滤除量化噪声，从而提高信噪比。一般地，为了便于传输和存储，在无混叠情况下能够还原原始信号，会对滤波之后的输出信号从过采样频率Kfs降低到奈奎斯特频率fs。这里的数字低通滤波器采用的是数字抽取滤波器，这种滤波器通过对输入的每M个数据抽取一个的重采样方法，使输出速率低于原来的过采样速率，选择合适的M，就可以得到高信噪比又满足频率条件的输出信号。在相同的过采样速率Kfs条件下，M越大，滤波半径（Kfs/（2M））越小，噪声滤除越明显，信噪比就越高。这个关系可以表示为下图：Σ-ΔADC的特点1Σ-ΔADC利用速度换取分辨率的提高，是目前分辨率最高的ADC类型。，即使进一步提高分辨率，也不需要对进行特别的微调和校准。2Σ-ΔADC突出优点是元件匹配精度要求低，模拟电路元件很少，电路组成主要以数字电路为主，适合于标准CMOS单片集成技术，制作成本低。随工艺特征尺寸的进一步减少，速度和集成度还会不断提高。3Σ-ΔADC的过采样特性还可用来“平滑”模拟输入中的系统噪声。4Σ-ΔADC的过采样倍率K至少是16倍，一般会更多。这就要求Σ-Δ调制器内部模拟电路的工作速率远远大于最终的数据速率。数字滤波器的设计也是一个挑战，并要消耗很多硅片面积。在不远的将来，速度最高的高分辨率Σ-Δ调制型ADC的带宽也不大可能高出几Msps太多。图零是CS4328的方块图，第一个方块8XInterpolationFilter已经在何老朽以前的一系列高传真文章中介绍过了。第二个方块就是本文所要谈的Delta-Sigma(△Σ)。现在我们就开始正式进入△-ΣD/Aconverter之殿堂。为了使本文雅俗共赏，笔者避开了所有的数学方程式，尽量以图解的方式作观念上的介绍。要了解△Σ调变，必须先从△调变下手，比较容易进入状况，复杂如CS4328所采用之五阶△Σ调变就是从最原始之△调变一步一步演化而来的。请详见图一的演化图。建议读者在K这篇文章时，多看图，至于文字就只是用来说明图例而已。图二是一个八调变之1BitDAC。Xd代表数位波形输入，就数位音响而言，Xd可能是18bit，至于尾巴的d代表digital之意。Yd为△调变之1Bit输出，值为正1或负1。△调变之观念很简单，就是要使Yd之积分波形愈接近Xd愈好，如图三所示。每当Yd之积分值(即Zd)超过Xd，下一个Yd值就设为负1。如果Yd之积分值Zd低于Xd，下一个Yd值就设为正1。图二的减法器就是要看看Xd和Zd谁大谁小，Ud=Xd-Zd，若Ud大于零，比较器输出(即Yd)就为正1，若Ud小于零，比较器输出为负1。如此一来Yd不断的修正使得Yd之积分后波形Zd如影随形般的和Xd同上同下。现在要做的就是把Zd以类比的方式重现出来。很容易的，首先利用1Bit的DAC将数位的Yd转成类比的对等信号Ya，(其中a代表analog之意)，然后再用类比积分器将Ya作积分而产生Za。于是Za和Zd两者之波形是一样的，只不过Zd是数位而Za是类比。但是由于1BitDAC，Za会有些不平滑的转折点，所以最后还需要一个类比低通滤波器以产生平滑的Xa，Xa就是Xd的类比重现。这样的△调变方式产生了一些问题。首先是如果数位输入波形Xd的变化太急剧，也就是斜率过大，如图四(a)所示，那么Zd将会跟不上，而产生严重的失真。第二个问题是△调变看不见直流或极低频成份。因为△调变基本上是针对输入波形的时间变化量(类似微分)作1Bit的量化编码(如图三(a)所示)，所以直流成分显示不出来。这样说太模糊，我们看图四(b)，如果输入Xd是直流，那么不管Xd的固定值是多少，Yd的输出永远都一样，那当然不对。此外，类比积分器在实际工程上也不是那么讨人喜欢。要克服上述两个问题，可以将图二之△调变DAC作一些变形，我们将积分器从后面搬移到最前面．如图五所显示的。如此一来原来的类比积分器就变成数位的积分器。而且Xd经过积分之后，原有的急剧变化将会变得平缓得多，于是后面的△调变就不会有斜坡跟不上的问题。至于Xd中的直流或极低频的成份，经过积分之放大效果后，就不会像图四(a)所示的那样水平固定不动，于是后面的△调变就可以看得到而加以量化编码。这实在是一本万利。图五这样的系统可以称呼为△Σ调变(SigmaDeltaModulator)，就是