DSP与AD转换器的接口电路设计

DSP与AD转换器的接口电路设计在以DSP为核心的数字信号处理系统中，模数转换是系统重要的组成部分。作者以德州仪器公司的TMS320C6203B与ADS5422为例，详细说明了DSP与AD转换器的接口电路设计方法。最后还介绍了DSP控制数据采集的软件流程。关键词：DSP；AD转换器；接几电路在以DSP为核心的数字信号处理系统中，AD转换是系统重要的组成部分。因为往往需要进行信号分析、处理的对象是模拟量，例如语音信号、各种传感器输出的模拟信号。这些信号经过放大、滤波及A／D转换后，从模拟信号转换为数字信号，再由DSP芯片对这些数字信号按照某种算法进行处理。德州仪器公司(TI)的TMS320C6000系列DSP是目前广泛使用的数字信号处理芯片，相应地，TI公司提供了一系列与其DSP相配套的A／D、D／A转换器。本文以TI公司的TMS320C6203B型DSP与高速ADC—ADS5422为例，详细说明了DSP与AD转换器的接口电路设计方法以及DSP控制数据采集的软件程序流程。1TMS320C6203B型DSP简介TMS320C6203B片内有8个并行的处理单元，分别为相同的两组。DSP的体系结构采用甚长指令字(VLIW)结构，单指令字长为32bit，8个指令组成一个指令包，总字长为256bit。芯片内部设置了专门的指令分配模块，可以将每个256bit的指令包同时分配到8个处理单元，并由8个单元同时运行。该型DSP的最高时钟频率为300MHz，考虑到本系统高频电路的实际情况，设置时钟频率为250MHz，由于TMS320C6203B内部采用8条指令并行处理技术，这样使得DSP内部指令周期达到2GHz，可以满足ADS5422的采样速度要求。此外，DSP内部具有4Mbit的数据空间和3Mbit的程序空间，也满足数据采集系统数据存储的需要。2ADS5422型模数转换器简介ADS5422的内部结构如图1所示，ADS5422的时钟信号由CLK从外部引入，由于ADS5422的内置时钟电路，使得ADS5422对各种时钟都兼容，包括正弦波或者方波、TTL电平或者CMOS电平、单端时钟信号或者差分时钟信号。外部模拟信号从IN和IN(-)引脚输入，首先经过一个高带宽的线性跟随器(T／H)单元，确保AD具有很高的无寄生动态响应，经过跟随器后的信号到达14位的直通型AD，将模拟信号转换为数字信号，同时ADS5422内部的梯度选择单元以及模式选择单元控制信号转变的方式，数字信号经过逻辑校验单元，到达三态数据输出寄存器输出。ADS5422的最高采样频率为62Msample／s，具有14位并行接口，最高信噪比为72dB。可以采用差分或者单端模拟信号输入方式，输入电压峰峰值从2V到4V可选。该芯片采用单5V电源供电，数字量输出可以直接和5V或者3．3V的CMOS芯片连接，并且有单独的满量程标志引脚和有效信号输出引脚。3模拟信号输入电路ADS5422的最高采样频率达到62MHz，模拟信号输入可以采取单端输入方式或者差分输入方式两种。本系统采取差分输入方式，可以尽量减少信号噪声以及电磁的干扰，尤其是采用差分输入方式可以将所有的偶次谐波通过正反两个输入信号基本上互相抵消。ADS5422的模拟信号差分输入方式需要同时使用IN和引脚，其硬件连接如图2所示。首先使用放大器OPA687以及RF变压器将单端信号转换成差分信号，然后输入ADS5422，其中ADS5422的公共端CM和RF变压器的公共端连接。为了增强信号的稳定性，在ADS5422的每个信号的输入前加上RC元件组成的低通滤波电路，图2中Rt为50Ω，Rin为22Ω，Cin为10pF。4时钟输入电路ADS5422的时钟输入也有单端和差分两种输入方式，对于单端输入方式，只需要将时钟信号连接到ADS5422的CLK引脚，CLK引脚通过电容接地就可以了。差分输入方式与模拟信号的差分输入方式基本上相同，同时还需要为一些必要的RC电路以及RF变压器去除噪声干扰。本系统采用单端输入方式，由DSP的定时器输出功能为ADS5422提供稳定的时钟信号，从而避免差分时钟输入所需要的一些外围电路。图3为单端时钟输入的连接图。5参考信号输入电路ADS5422有3种可选择的内部参考电压信号，分别为1V、1．5V和2V，对应模拟输入信号的峰-峰值为2V、3V和4V。内部参考电压的选择由SEL1和SEL2引脚确定，SEL1和SEL2引脚的状态决定参考电压引脚REFT、REFB以及VREF引脚的电压。表1为不同参考电压下各个引脚的状态。6模数转换器的采样和数据输出6．1采样只需要提供给ADS5422时钟信号，ADS5422就会根据这个时钟信号开始采样。但由于ADS5422是高速AD，一般其输出的数据信号和模拟信号有10个时钟周期的延迟。还有一个需要注意的地方，就是该芯片启动的时间相当长，这也是高速AD转换器的普遍缺点。如果将一个60MHz的时钟输出到ADS5422，ADS5422就会马上开始采样，但此时的采样频率低于60MHz，然后缓慢地上升到60MHz，直至稳定。这是ADS5422的时钟建立时间，一般需要5ms。如果时钟为60MHz，则前500个采样数据的采样频率为未知，不能使用。ADS5422的采样时序如图5所示。图中所示各个时间如表2所示。ADS5422有两种数据输出格式，一种是直接二进制编码方式，另一种是二进制补码方式。直接二进制方式的最高位仍然是数据位，而二进制补码方式的最高位为符号位。两种编码方式通过BTC引脚来设置，如果该引脚为高，则为二进制补码方式，否则为直接二进制方式。根据模拟信号输入方式的不同，编码所代表的电压值也不相同。6．2数据输出ADS5422的数据输出可以输出使能引脚屏蔽。一旦启动了AD采样，AD将持续采样，如果需要禁止数据输出，则将引脚置高，这样处理器将不会读取AD的数据。此外，ADS5422还提供一个数据溢出引脚OVR，如果模拟信号输入超过AD的范围，AD的数据输出将一直为正的或者负的最大值，在这种情况下，OVR引脚将持续输出高电平通知处理器数据溢出。7ADS5422和DSP的硬件连接ADS5422采集数据后，由TMS320C6203B读入数据进行算法处理，并将处理后的结果送到PC存储并显示。ADS5422和DSP的硬件连接如图6所示。使用DSP的32位外部扩展总线接口XBUS连接ADS5422，实现XBUS从ADS5422读取数据并存储在DSP的内部RAM中，由于ADS5422只有14位数据，实际上只需要使用外部扩展总线的低14位。使用DSP的定时器输出信号TOUT0提供精确稳定的时钟给ADS5422，控制AD的采样频率，并且该时钟可根据定时器参数由软件设置，增加AD采样频率的灵活性。在DSP内部寄存器中，将多通道缓冲串口MBSP的引脚配置成通用的I／O引脚，使用其中的DR0、DR1以及DX0引脚读入或者写入ADS5422的控制信号OVR、DV以及。8软件设计DSP控制数据采集的软件程序流程如图7所示。设置定时器参数提供TOUT0信号到ADS5422，ADS5422收到时钟信号后开始采样。由于高速AD特有的延迟特性，在收到采样信号后，ADS5422至少需要在10个信号周期后才可以提供采样数据，所以设置好AD的时钟后，让ADS5422一直工作于采样状态，通过控制ADS5422的引脚控制数据的输出，当DSP检测到DV信号为高后，打开DSP的DMA控制器读入数据，读入一批数据后设置引脚为高，禁止数据输出，DSP开始算法处理，并将处理后的结果输出或者保存，然后设置引脚为低，ADS5422数据输出，开始下一次数据处理。详细的程序编写流程如图8所示。