EDA技术实验五预习报告

《EDA技术》实验五预习报告要求一、预习内容：本实验预先要求编写一段VHDL程序，以在一个七段数码管上轮流显示数字0~5（或大写A~F），要求每当时钟CLK上升沿到来时，显示的内容向下翻转（例如，当第1个CLK上升沿时，数码管的显示由‘0’变为‘1’，当第2个CLK上升沿时，数码管的显示由‘1’变为‘2’，以此类推）。二、预习参考程序：以下为实验的参考程序文本，请将划横线部分的内容补充好，并在Max+plus2软件中将其输入成.vhd文件，然后进行编译。___library_______ieee;____use__ieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;----------------------------------------------------------------------------------华丽的分割线__ENTITY____TEST5isPort(clk:___IN___std_logic;--时钟源输入，来自实验箱上的有源晶振ledag:_OUT_____std_logic_vector(0to6)--定义数码管的七段输出信号);EndENTITYTEST5;----------------------------------------------------------------------------------华丽的分割线___ARCHITECTURE________BEHAVEofTEST5is___BEGIN___PROCESS(__clk__)variablenum:INTEGERRANGE0TO5;--定义1个本Process使用的变量，用于计数BEGINIF_____clk’eventANDclk=‘1’________________________THENIFnum=5THENnum:=0;ELSEnum:=num+1;ENDIF;ENDIF;CASEnumISwhen0=ledag=;---共阳极数码管，显示’1’when1=ledag=__________;---显示’2’when2=ledag=__________---显示’0’when3=ledag=__________---显示’3’when4=ledag=__________---显示’1’when5=ledag=__________---显示’2’whenothers=null;ENDCASE;ENDPROCESS;ENDBEHAVE;三、仿真波形：在以上程序编译通过的情况下，建立.scf仿真文件，对程序进行仿真，提交仿真波形供教师检查，波形无误方可进行实验。以下为参考波形：可见，在每个时钟clk的上升沿时，七段数码管的信号翻转到下一个状态。四、实际实验内容：1、在预习实验的基础上，要求每隔一定时间（1~5秒）七段数码管的信号自动翻转到下一个状态。（必做）2、在预习实验的基础上，要求每按下实验箱上的按键一次七段数码管的信号翻转到下一个状态。（选做）