2812中文手册

表1-2引脚功能和信号情况‡名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XINTF信号（只限于F2812）XA[18]D7158—O/Z—XA[17]B7156—O/Z—XA[16]A8152—O/Z—XA[15]B9148—O/Z—XA[14]A10144—O/Z—XA[13]E10141—O/Z—XA[12]C11138—O/Z—19位地址总线XA[11]A14132—O/ZXA[10]C12130—O/Z—XA[9]D14125—O/Z—XA[8]E12125—O/Z—XA[7]F12121—O/Z—XA[6]G14111—O/Z—XA[5]H13108—O/Z—XA[4]J12103—O/Z—XA[3]M1185—O/Z—XA[2]N1080—O/Z—XA[1]M243—O/Z—XA[0]G518—O/Z—XD[15]A9147—I/O/ZPU16位数据总线XD[14]B11139—I/O/ZPUXD[13]J1097—I/O/ZPUXD[12]L1496—I/O/ZPUXD[11]N974—I/O/ZPUXD[10]L973—I/O/ZPUXD[9]M868—I/O/ZPUXD[8]P765—I/O/ZPUXD[7]L554—I/O/ZPUXD[6]L339—I/O/ZPUXD[5]J536—I/O/ZPUXD[4]K333—I/O/ZPUXD[3]J330—I/O/ZPUXD[2]H527—I/O/ZPUXD[1]H324—I/O/ZPUXD[0]G321—I/O/ZPU续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XINTF信号（仅F2812）XMP/MCF117—IPU可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域7有效，为低电平时区域7无效，可使用片内的BootROM功能。复位时该信号被锁存在XINTCNF2寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步XHOLDE7159—IPU外部DMA保持请求信号。XHOLD为低电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对XINTF进行访问时，XINTF释放总线。此信号是异步输入并与XTIMCLK同步XHOLDAK1082—O/Z—外部DMA保持确认信号。当XINTF响应XHOLD的请求时XHOLDA呈低电平，所有的XINTF总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使用外部总线1AND0XZCSP144—O/Z—XINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）2XZCSP1388—O/Z—XINTF区域2的片选。当访问XINTF区域2时有效（低）7AND6XZCSB13133—O/Z—XINTF区域6和7的片选。当访问区域6或7时有效（低）XWEN1184—O/Z—写有效。有效时为低电平。写选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定XRDM342O/Z——读有效。低电平读选通。读选通信号是每个区域操作的基础，由XTIMINGx寄存器的前一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号XR/WN451—O/Z—通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装XREADYB6161—IPU数据准备输入，被置1表示外设已为访问做好准备。XREADY可被设置为同步或异步输入。在同步模式中，XINTF接口块在当前周期结束之前的一个XTIMCLK时钟周期内要求XREADY有效。在异步模式中，在当前的周期结束前XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。以XTIMCLK频率对XREADY的采样与XCLKOUT的模式无关JTAG和其他信号X1/XCLKINK97758I振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，为了适应1.8V内核数字电源（VDD），而不是3.3V的I/O电源（VDDIO）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过VDD（1.8V或1.9V）或者去使用一个1.8V的振荡器X2M97657I振荡器输出XCLKOUTF1111987O—源于SYSCLKOUT的单个时钟输出，用来产生片内和片外等待状态，作为通用时钟源。XCLKOUT与SYSCLKOUT的频率或者相等，或是它的1/2，或是1/4。复位时XCLKOUT=SYSCLKOUT/4TESTSELA1313497IPD测试引脚，为TI保留，必须接地XRSD6160113I/OPU器件复位（输入）及看门狗复位（输出）。器件复位，XRS使器件终止运行，PC指向地址0x3FFFC0（注：0xXXXXXX中的0x指出后面的数是十六进制数。例如0x3FFFC0=3FFFC0h）当XRS为高电平时，程序从PC所指出的位置开始运行。当看门狗产生复位时，DSP将该引脚驱动为低电平，在看门狗复位期间，低电平将持续512个XCLKIN周期。该引脚的输出缓冲器是一个带有内部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动TEST1M76751I/O—测试引脚，为TI保留，必须悬空TEST2N76650I/O—测试引脚，为TI保留，必须悬空续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装TRSTB1213598IPD有内部上拉的JTAG测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略注意：在TRST上不要用上拉电阻。它内部有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22kΩ即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作TCKA1213699IPUJTAG测试时钟，带有内部上拉功能TMSD1312692IPUJTAG测试模式选择端，有内部上拉功能，在TCK的上升沿TAP控制器计数一系列的控制输入TDIC1313196IPU带上拉功能的JTAG测试数据输入端。在TCK的上升沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中TDOD1212793O/Z—JTAG扫描输出，测试数据输出。在TCK的下降沿将选择寄存器的内容从TDO移出EMU0D11137100I/O/ZPU带上拉功能的仿真器I/O口引脚0，当TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过JTAG扫描定义为输入/输出EMU1C9146105I/O/ZPU仿真器引脚1，当TGST为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过JTAG扫描定义为输入/输出ADC模拟输入信号ADCINA7B5167119I采样/保持A的8通道模拟输入。在器件未上电之前ADC引脚不会被驱动ADCINA6D5168120IADCINA5E5169121IADCINA4A4170122IADCINA3B4171123IADCINA2C4172124IADCINA1D4173125IADCINA0A3174126I续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装ADCINB7F599I采样/保持B的8通道模拟输入。在器件未上电之前ADC引脚不会ADCINB6D188IADCINB5D277IADCINB4D366IADCINB3C155IADCINB2B144IADCINB1C333IADCINB0C222IADCREFPE21111OADC参考电压输出（2V）。需要在该引脚上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地ADCREFME41010OADC参考电压输出（1V）。需要在该引脚上接一个低ESR（50mΩ~1.5Ω）的10μF陶瓷旁路电容，另一端接至模拟地ADCRESE-XTF21616OADC外部偏置电阻（24.9kΩ）ADCBGREFNE6164116I测试引脚，为TI保留，必须悬空AVSSREFBGE31212IADC模拟地AVDDREFBGE11313IADC模拟电源（3.3V）ADCLOB3175127I普通低侧模拟输入VSSA1F31515IADC模拟地VSSA2C5165117IADC模拟地VDDA1F41414IADC模拟电源（3.3V）VDDA2A5166118IADC模拟电源（3.3V）VSS1C6163115IADC数字地VDD1A6162114IADC数字电源（1.8V）VDDAIOB211I/O模拟电源（3.3V）VSSAIOA2176128I/O模拟地电源信号VDDH123201.8V或1.9V核心数字电源VDDL13729VDDP55642VDDP97556VDDP12—63VDDK1210074VDDG1211282VDDC1411282VDDB10143102VDDC8154110续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装VSSG41917内核和数字I/O地VSSK13226VSSL23826VSSP45239VSSK658—VSSP87053VSSM107859VSSL118662VSSK139973VSSJ14105—VSSG13113—VSSE1412088VSSB1412995VSSD10142—VSSC10—103VSSB8153109VDDAIOB211I/O模拟电源（3.3V）VSSAIOA2176128I/O口模拟地VDDIOJ43125I/O数字电源（3.3V）VDDIOL76449VDDIOL1081—VDDION14——VDDIOG1111483VDDIOE9145104VDD3VLN86952Flash核电源（3.3V），上电后所有时间内都应将该引脚接至3.3V通用输入/输出（GPIO）或外围信号GPIOA或EVA信号GPIOA0PWM1（O）M129268I/O/ZPUGPIO或PWM输出引脚＃1GPIOA1PWM2（O）M149369I/O/ZPUGPIO或PWM输出引脚＃2GPIOA2PWM3（O）L129470I/O/ZPUGPIO或PWM输出引脚＃3GPIOA3PWM4（O）L139571I/O/ZPUGPIO或PWM输出引脚＃4GPIOA4PWM5（O）K119872I/O/ZPUGPIO或PWM输出引脚＃5GPIOA5PWM6（O）K1410175I/O/ZPUGPIO或PWM输出引脚＃6GPIOA6T1PWM-T1CMPJ1110276I/O/ZPUGPIO或定时器1输出＃1续表名字引脚号I/O/ZPU/PDS说明179针GHH封装176针PGF封装128针PBK封装GPIOA7T2PWM_T2CMPJ1310477I/O/ZPUIGPIO或定时器2输出＃2GPIOA8CAP1_QEP1（I）H1010678I/O/ZPUIGPIO或捕获输入＃1GPIOA9CAP2_QEP2（I）F1110779I/O/ZPUGPIO或捕获输入＃2GPIOA10CAP3_QEPI1（I）F1210980I/O/ZPUGPIO或捕获输入＃3GPIOA11TDIRA（I）F1411685I/OZPUGPIO或计数器方向GPIOA12TCKINA（1）F1311786I/O/ZPUGPIO或计数器时钟输入GPIOA13TRIP1C（I）E1312289I/O/ZPUGPIO或比较器1输出GPIOA14TRIP2C（I）E1112390I/O/ZPUGP