4章半导体存储器110822.

微机原理与应用主讲教师：姜涛教学内容:第一章微型计算机基础第二章微型计算机指令系统第三章汇编语言程序设计第四章半导体存储器第五章数字量输入输出第六章模拟量输入输出微机原理与应用第1章、微型计算机基础1.3微型计算机系统的组成、分类和配置1.3.1微型计算机系统的组成42.0.1指令的基本构成说明要执行的是什么操作操作对象，可以有0个、1个或2个目的源5一、操作码---部分8088常用指令指令类型助记符数据传送数据传送MOV，PUSH/POP，XCHG等地址传送LEA，LDS，LES输入输出IN，OUT算术运算加法ADD，ADC，INC减法SUB，SBB，DEC，NEG，CMP乘/除法MUL，IMUL，DIV，IDIV逻辑AND，OR，NOT，XOR，TEST移位SHL/SHR/SAR，ROL/ROR，RCL/RCR串操作MOVS，CMPS，SCAS，LODS，STOS控制转移JMP，JXX，LOOP，CALL/RET，INT/IRET63、存储器操作数存储器操作数字节字双字124类型存储单元个数存储单元的物理地址=段基地址+偏移地址72.18086的寻址方式寻址方式可分为立即寻址直接寻址变址寻址寄存器寻址基址寻址基址-变址寻址寄存器间接寻址82.2.1数据传送指令可实现原始数据、中间结果、最终结果等存储器寄存器I/O数据传送指令又可分为如下四种：通用传送目标地址传送标志传送输入输出91.通用传送指令（4种）(1)MOVdest，src；dest←src传送的是字节还是字取决于指令中涉及的寄存器是8位还是16位。具体来说可实现：①MOVmem/reg1，mem/reg2指令中两操作数中至少有一个为寄存器例:MOVCL，DLMOVAX，BXMOV[SI]，CXMOVCL，[BX+5]10例1：将ASCII码2AH(*)写入1000H存储单元。程序段如下：MOVDI，1000HMOVAL，2AHMOV[DI]，ALHLT11例2：将1000H存储单元内容读出到AL寄存器。程序段如下：MOVDI，1000HMOVAL，[DI]HLT12第4章半导体存储器13主要内容：4.1概述4.2随机读写存储器（RAM）4.3只读存储器（ROM）4.4CPU与存储器的连接4.5微型计算机的扩展存储器及其管理144.1概述4.1.1存储器的分类内存——存放当前运行的程序和数据。特点：快，容量小，随机存取，CPU可直接访问。通常由半导体存储器构成RAM、ROM外存——存放非当前使用的程序和数据。特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。通常由磁、光存储器构成，也可以由半导体存储器构成磁盘、磁带、CD-ROM、DVD-ROM、固态盘15存储器的层次结构微机拥有不同类型的存储部件由上至下容量越来越大，但速度越来越慢寄存器堆高速缓存主存储器联机外存储器脱机外存储器快慢小大容量速度CPU内核164.1概述4.1.2半导体存储器的分类随机存取存储器（RAM）RandomAccessMemory只读存储器（ROM）ReadOnlyMemory174.1概述4.1.3半导体存储器的主要指标存储容量：存储单元个数M×每单元位数N存取时间：从启动读(写)操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间平均故障间隔时间MTBF（可靠性）功耗：动态功耗、静态功耗184.1概述4.1.4半导体存储器的结构单译码编址存储器：-----------结构图双译码编址存储器：-----------结构图194.2随机读写存储器（RAM）4.2.1静态RAM图4.2六管静态RAM存储电路-----工作原理204.2随机读写存储器（RAM）4.2.1静态RAM-----举例6264结构与原理21SRAM6264芯片6264外部引线图逻辑符号：6264D7-D0A12-A0OEWECS1CS2226264芯片的主要引线地址线：A0～A12数据线：D0～D7输出允许信号：OE写允许信号：WE选片信号：CS1、CS2236264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7••••••24译码电路将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。25全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。存储器芯片译码器低位地址高位地址全部地址片选信号26全地址译码例6264芯片的地址范围：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1#CS1A12～A0D7～D0高位地址线全部参加译码6264A12-A0D7-D0#OE#WE27部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。28部分地址译码例同一物理存储器占用两组地址：F0000H~F1FFFHB0000H~B1FFFHA18不参与译码A19A17A16A15A14A13&≥1到6264CS129应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH和78000H~79FFFH。选择使用74LS138译码器构成译码电路Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：3074LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B31应用举例(续):D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下图中A18不参与译码，故6264的地址范围为：38000H~39FFFH78000H~79FFFH6264324.2随机读写存储器（RAM）4.2.2动态RAM-----工作原理图4.5单管动态存储电路334.2随机读写存储器（RAM）4.2.2动态RAM-----举例2116344.2随机读写存储器（RAM）4.2.3双口RAM2个端口可独立读/写的RAM，高速共享数据图4.8CY7C130/131,140/141引脚图354.3只读存储器（ROM）4.3.1掩膜ROM图4.12掩膜ROM示意图-----工作原理364.3只读存储器（ROM）4.3.2可擦可编程只读存储器（EPROM）图4.13浮栅MOSEPROM存储电路-----工作原理374.3只读存储器（ROM）4.3.2可擦可编程只读存储器（EPROM）图4.142764A功能框图-----工作原理384.3只读存储器（ROM）4.3.3电可擦可编程ROM（EEPROM）并行EEPROM，串行EEPROM394.3只读存储器（ROM）4.3.4新一代可编程只读存储器FLASH图4.23FLASH存储器的结构示意图404.3只读存储器（ROM）4.3.4新一代可编程只读存储器FLASH不丢失块擦除单一电源底成本高密度图4.25HN29WT800系列FLASH引脚图414.3只读存储器（ROM）4.3.4新一代可编程只读存储器FLASH图4.26HN29WT800系列FLASH结构图424.3只读存储器（ROM）4.3.4新一代可编程只读存储器FLASH图4.27FlashDisk模块434.4CPU与存储器的连接4.4.1连接时应注意的问题--3总线CPU总线负载能力：1个TTL电路CPU时序与存储器存取速度的配合存储器组织、地址分配：RAM:系统区+用户区ROM:448088系统中存储器连接涉及到的3总线信号包括：地址线A19-A0数据线D7-D0存储器读信号MEMR#存储器写信号MEMW#需要考虑的存储芯片引脚地址线An-1-A0：接地址总线的An-1-A0数据线D7-D0：接数据总线的D7-D0片选信号CS#(CE#)(可能有多根)：接地址译码器的片选输出输出允许OE#(有时也称为读出允许)：接MEMR#写入允许WE#：接MEMW#458086的16位存储器接口数据总线为16位，但存储器按字节进行编址用两个8位的存储体(BANK)构成16位BANK1奇数地址BANK0偶数地址D15-D0D7-D0D15-D8A19-A0译码器控制信号体选信号和读写控制如何产生？如何连接？464.4CPU与存储器的连接4.4.2典型CPU与存储器的连接--3总线6116地址：A0000H-A07FFH6116重叠地址：A0800H-A0FFFHIBMPC/XT与6116的连接474.4CPU与存储器的连接4.4.2典型CPU与存储器的连接484.4CPU与存储器的连接4.4.3IBMPC/XT中的存储器地址：20位00000H-FFFFFH地址：24位000000H-FFFFFFH49IBMPC/XT的内存空间分配00000H9FFFFHBFFFFHFFFFFHRAM区640KB保留区128KBROM区256KB504.4CPU与存储器的连接4.4.3IBMPC/XT中的存储器—ROM子系统32K-BASICF6000H-FDFFFH8K-BIOSFE000H-FFFFFH图4.32系统板上的ROM电路514.4CPU与存储器的连接4.4.3IBMPC/XT中的存储器—RAM子系统256K=64K*8图4.33RAM子系统组成框图524.5微型计算机的扩展存储器及其管理4.5.1存储器体系的分级结构高可靠性，速度快，低成本，大容量分级存储器体系：高速缓冲存储器CACHE主存储器+辅助存储器图4.34存储系统的分级结构示意图534.5微型计算机的扩展存储器及其管理4.5.2高速缓冲存储器541）为什么需要高速缓存？CPU工作速度与内存工作速度不匹配例如，800MHz的PIIICPU的一条指令执行时间约为1.25ns，而133MHz的SDRAM存取时间为7.5ns，即83%的时间CPU都处于等待状态，运行效率极低。解决：CPU插入等待周期——降低了运行速度；采用高速RAM——成本太高；在CPU和RAM之间插入高速缓存——成本上升不多、但速度可大幅度提高。552）工作原理基于程序执行的两个特征：程序访问地址的局部性：过程、循环、子程序。数据存取地址的局部性：数据相对集中存储。存储器的访问相对集中的特点使得我们可以把频繁访问的指令、数据（主存）存放在速度非常高（与CPU速度相当）的SRAM——高速缓存CACHE中。需要时就可以快速地取出。56DBCPUCache控制部件CacheRAMAB①送主存地址②检索(用主存地址作为关键字,查找CAM)—前提：每次访问的主存地址都保留在CAM内。CAM—ContentAccessMemory③命中则发出读Cache命令,从Cache取数据④不命中则发出读RAM命令,从RAM取数据Cache的工作原理图示57取指令、数据时先到CACHE中查找：找到（称为命中hit）——直接取出使用；没找到(失效miss)——到RAM中取，并同时存放到CACHE中，以备下次使用。只要命中率相当高，就可以