3.3组合逻辑电路的设计

课程数字电子技术章节第3章教师陈燕熙审批课题3.3组合逻辑电路的设计方法课时2授课日期授课班级教学目的与要求组合逻辑电路的分析方法和设计方法；常用中规模集成组合逻辑电路器件的应用。教学重点组合逻辑电路的分析方法和设计方法；常用中规模集成组合逻辑电路器件的应用。教学难点组合逻辑电路中的竞争与冒险现象授课类型专业理论课教学方法班级授课教具多媒体解决重难点的措施组合逻辑电路，实质上是基本逻辑门电路的一个应用，对于这部分知识的学习，关键在于前面基本逻辑门电路的逻辑符号、逻辑功能、逻辑表达式等知识的灵活应用。导入过程设计逻辑功能特点：组合逻辑电路任一时刻的输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来的状态无关。教学过程一、教学内容：3.3采用小规模集成器件的组合逻辑电路设计组合逻辑电路的设计，通常以电路简单，器件最少为目标。用代数法和卡诺图法来简化逻辑函数，就是为了获得最简的形式，以便用最少的门电路来组成逻辑电路。在设计中普遍采用中、小规模集成电路（一片包括数个门至数十个门）产品，根据具体情况，尽可能减少所用的器件数目和种类，使组装好的电路结构紧凑，达到工作可靠、经济的目的。采用小规模集成器件设计组合逻辑电路的一般步骤如图6.1.1所示。图3.3组合逻辑电路设计步骤首先将逻辑功能要求抽象成真值表的形式。由真值表可以很方便地写出逻辑函数的表达式。在采取小规模器件时,通常将函数化简成最简与-或表达式,使其包含的乘积项最少,且每个乘积项所包含的因子数也最少。最后根据所采取的器件的类型进行适当的函数表达式变换,如变换成与非-与非表达式、或非-或非表达式、与或非表达式及异或表达式等。必须说明的是,有时由于输入变量的条件(如只有原变量输入,没有反变量输入)或采取器件的条件(如在一块集成器件中包含多个基本门)等因素,采用最简与或式实现电路,不一定是最佳电路结构。下面通过一些例题说明采取小规模集成逻辑器件设计组合逻辑电路的基本方法。例3.3试用2输入与非门和反相器设计一个3输入(I0、I1、I2)、3输出(L0、L1、L2)的信号排队电路。它的功能是：当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。如I0、I1、I2均为0，则L0、L1、L2也均为0。解：(1)根据题意列出真值表，如表3.3所示表3.3例3.3的真值表输入输出I1I2I3L0L1L2000000100100101100110100111100010010011010001001(2)根据真值表写出各输出表达式(3)根据要求将输出表达式变换为与非形式，并由此画出逻辑图图3.3逻辑图由此可画出逻辑图，如图3.4所示。该逻辑电路可用一片内含四个2输入端的与非门和另一片内含六个反相器的集成电路组成；也可用两片内含四个2输入端与非门的集成电路组成。原逻辑表达式虽然是最简形式，但它需一片反相器和一片3输入端的与门才能实现，器材数和种类都不能节省。由此可见，最简的逻辑表达式用一定规格的集成器件实现时，其电路结构不一定是最简单和最经济的。设计逻辑电路时应以集成器件为基本单元，而不应以单个门为单元，这是工程设计与理论分析的不同之处。3.3.1采用中规模集成器件实现组合逻辑电路中规模集成器件的大量出现，使许多逻辑问题可直接选用相应的集成器件，既省去繁琐的设计，也可避免设计中带来的错误。用器件设计电路给电路设计提供了方便，成为电路设计者的优先选择，主要表现在以下几个方面：1.精简设计电路所用的器件，简化结构；2.节省设计电路所用的时间，缩短设计周期；3.简化电路调试过程，缩短测试周期；4.方便电路维护，减少维护成本。中规模集成器件，大多数是专用的功能器件。用这些功能器件实现组合逻辑函数，基本采用逻辑函数对比方法。因为每一种组合电路的中规模集成器件都具有某种确定的逻辑功能，都可以写出其输出和输入关系的逻辑函数表达式。可以将要实现的逻辑函数表达式进行变换，尽可能变换成与某些中规模集成器件的逻辑函数表达式类似的形式。如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便；如果需要实现的逻辑函数是某种中规模集成器件的逻辑函数表达式的一部分，例如变量数少，则只需对中规模集成器件的多余输入端作适当的处理（固定为1或固定为0），也可以很方便地实现需要的逻辑函数；如果需实现的逻辑函数的变量数比中规模集成器件的输入变量多，则可以通过扩展的方法来实现。用中规模集成器件设计组合逻辑电路的方法为：（1）对逻辑问题进行描述分析给出逻辑问题，确定输入、输出变量；对变量进行赋值；由给出问题列出真值表；写出逻辑表达式。（2）对表达式进行变换写出选定中规模集成器件逻辑表达式；将设计电路的逻辑表达式进行变换，其形式尽可能与器件的表达式一致；将两表达式进行比较，确定集成器件的输入与输出。（3）画电路使用数据选择器实现单输出函数和使用译码器及附加逻辑门实现多输出函数是比较方便的；对某些逻辑函数，如逻辑函数输出为输入信号相加，则采用全加器实现较为方便。3.3.2用具有n个地址输入端的数据选择器实现n变量逻辑函数一块具有n个地址端的数据选择器，具有对2n个数据选择的功能。例如，n＝3，可以完成8选1功能。根据表3.3.2所示的8选1数据选择器真值表，可以写出表3.2.18选1数据选择器真值表用卡诺图形式来表示图3.3.28选1数据选择器卡诺图图3.3.2例3.3.2卡诺图3.3.4组合逻辑电路中的竞争冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。实际上，信号通过连线及集成门都有一定的延迟时间，也可能有前后快慢的差异。由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。受到上面因素的影响后，可能在输入信号变化的瞬间，在输入端出现一些不正确的尖峰信号输出，通常把这种现象称为竞争冒险。3.3.4.1产生竞争冒险的原因首先来分析图3.3.1所示电路的工作情况，以建立竞争冒险的概念。在图3.3.1（a）中，与门G2的输入是A和A两个互补信号。由于G1的延迟，A的下降沿要滞后于A的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平脉冲（它是按逻辑设计要求不应出现的干扰脉冲），如图3.3.1（b）所示。与门G2的2个输入信号分别由G1和A端的两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。（a）逻辑电路（b）工作波形图3.3.4.1产生正跳变脉冲的竞争冒险3.3.4.2消除竞争冒险的方法针对上述原因，可以采取以下措施消除竞争冒险现象。1.发现并消掉互补变量例如，函数式F＝(A+B)(A＋C)，在B＝C＝0时，F＝AA。若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。可以将该式变换为F＝AC+AB+BC，这里已将AA消掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。2.增加乘积项对于图3.3.4.2(a)所示的逻辑电路，可以根据以前所介绍的常用恒等式，在其输出逻辑表达式中增加乘积项AB。这时，L=AC+BC+AB，对应的逻辑电路如图3.3.4.2所示。由图3.3.4.2(b)可以看出，出现负跳变窄脉冲处，正是A和B均为1时。显然，对于图3.3.3所示电路，当A＝B＝1时，G5输出为1，G4输出亦为1，这就消除了C跳变时对输出状态的影响，从而消除了竞争冒险。3.输出端并联电路如果逻辑电路在较慢速度下工作，为消除竞争冒险，可以在输出端并联一电容器，其容量为4～20pF之间。如图3.3.4.2(a)所示，即在图3.4.4.2(a)所示电路的输出端并联电容C。由于或门G4存在一输出电阻R0，致使输出波形上升沿和下降沿变化比较缓慢。因此对于很窄的负跳变脉冲起到平波的作用，如图3.3.4.2(b)所示。显然，这时在输出端不会出现逻辑错误。以上介绍了产生竞争冒险的原理和克服竞争冒险的方法。要能很好地解决这一问题，还必须在实践中积累和总结经验。二、课堂练习例1用8选1数据选择器实现逻辑函数F（A,B,C,D）＝Σm(1,5,6,7,9,11,12,13,14)解：第一步作出F的卡诺图及其3变量降维图，如图3.4.4.2中所示，D作为记图变量。图3.3.4.2例3.3.4.2的降维图第二步将函数降维图与8选1数据选择器卡诺图比较，得到8选1数据选择数据输入端D0＝D,D1＝0,D2＝D,D3＝1,D4＝D,D5＝D,D6＝1,D7=D。第三步画出逻辑电路，如图3.3.4.2所示。图3.3.4.2三、教学小结：应用组合逻辑器件进行组合逻辑电路设计时，所应用的原理和步骤与用门电路时是一致的，但也有其特殊之处。1.对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的形式一致，而不是尽量简化。2.设计时应考虑合理充分利用组合器件的功能。同种类的组合器件有不同的型号，应尽量选用较少的器件数和较简单的器件满足设计要求。3.可能只需一个组合器件的部分功能就可以满足要求，这时需要对有关输入、输出端作适当处理。也可能会出现一个组合器件不能满足设计要求的情况，这就需要对组合器件进行扩展，直接将若干个器件组合或者由适当的逻辑门将若干个器件组合起来。四、练习题3-63-73-8