2013集成电路分析与设计试卷A答案

2013集成电路分析与设计试卷A答案一．填空题（每空2分，共20分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按比例__缩小_（缩小、增大），CMOS电路被证明具有_较低_（较低、较高）的制造成本。2、放大应用时，通常使MOS管工作在_饱和区_（饱和区、线性区），电流受栅源过驱动电压控制，我们定义_跨导_（跨导、电导）来表示电压转换电流的能力。3、λ为沟长调制效应系数，λ值与沟道长度成_反比_（正比、反比）。4、源跟随器主要应用是起到___电压缓冲器___（电压缓冲器、电平移动）的作用。5、共源共栅放大器结构的一个重要特性就是_输出阻抗_（输出阻抗、输入阻抗）很高，因此可以做成___恒定电流源_（恒定电流源、恒定电压源）。6、理想情况下，_电流镜_（电流镜、电流源）结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为__共源共栅电流镜__（共源共栅电流镜、低输出摆幅电流源）结构。二．简答（每题4分，共20分）1、什么是NMOS管的沟道调制效应？写出NMOS管的具有沟道调制效应漏极电流的计算公式。答：在MOS管工作于饱和状态时，MOS管的导电沟道会发生夹断，且夹断点的位置随栅漏间的电压差的增加而向源极移动，既有效沟道、长度实际上是Vds的函数。这一效应称为“沟道调制效应”。（2分）该效应下，漏极电流的计算公式：（2分）2、什么是体效应？体效应会对电路产生什么影响？答：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当VB变得更负时，VTH增加，这种效应叫做体效应。体效应会改变晶体管21()(1)2dnoxgsthdsWICVVVL的阈值电压。（4分）3、什么是等效跨导Gm？答：对于某种具体的电路结构，定义为电路的等效跨导，来表示输入电压转换成输出电流的能力。（4分）4、如果将图（a）的电路转换成图（b）的电路，则Z1=Z/(1-AV)，Z2=Z/(1-AV-1)，其中AV=VY/VX。这种现象可总结为密勒定理。（4分）5、什么是亚阈值导电效应？答：实际上，VGS=VTH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当VGSVTH时，ID也并非是无限小，而是与VGS呈指数关系，这种效应叫亚阈值导电效应。（4分）三．画图题（每题10分，共20分）1、对于下图所示的电阻负载共源放大器，如果忽略M1沟道调制效应，分析并推导M1的三个工作区域，以及画出该电路的输入输出特性曲线。（10分）答：DDoutDDV=V+(IR)outDDDDV=V(IR)（1分）当GSTHVV时，M1截止；当GSTHVV时，M1导通GSinDSoutV=V,V=V（1分）2outDDDnoxinTHoutoutW1V=VRC[(VV)VV]L2（1分）截止区：GSTHVV，ID=0，Vout=VDD（1分）饱和区：GSTHVV，且outinTHVVV2outDDDnoxinTHWV=VRC(VV)L（2分）三极管区：GSTHVV，且outinTHVVV2outDDDnoxinTHoutoutW1V=VRC[(VV)VV]L2（2分）DinIV根据三个区域的输出电压，画出该电路的输入输出特性曲线，其中：Vin从0到VTH为截止区；Vin从VTH到Vin1为饱和区；Vin从Vin1开始，进入线性区，（V为M1工作在线性区和饱和区的交界点）（2分）2、画出NMOS带有负反馈电阻RS的共源放大器考虑沟道调制效应、衬底效应的低频小信号等效电路(不包括NMOS负载电阻RD)。（10分）四．分析计算题（共40分）1、采用电流源负载的共源放大器如下图所示，其中：M2和M3的尺寸相同，假设在忽略沟道调制效应和衬底效应条件下，流过M2和M3的电流相同，如果MOS管的λn=0.1，λp=0.2,Kn=50μA/V2，求该电路的跨导、输出电阻和小信号增益。（20分）M2VoM320uAM1ViVDD解：1244502063.25mnoxDnDWgCIKIsL（4分）其中：12nnoxWkCL161115000.12010oDrkI（4分）262112500.22010oDrkI（4分）121212500250(//)167500250oooutoooorrRrrkkrr（4分）63163.25101671010.56ovmoutiVAgRV（4分）2、在下图所示的采用二极管连接负载的差动对电路中，421.3410noxCAV，523.8310poxCAV，λn=0.1，λp=0.2，差动对的参数为：(W/L)1,2=50/0.5，(W/L)3,4=10/0.5，ISS=0.5mA，ISS由NMOS来提供，(W/L)SS=50/0.5。求：a）求电路的小信号差动增益（10分）b）若M3管和M4管的沟道宽度失配，分别为W3=10m和W4=11m，那么电路的共模抑制比(CMRR)为多少？（10分）解：a）对称情况下，113mVmDmgAgRg（4分）43112()21.34101000.25102.6(/)mnoxDWgCILmAV（2分）53332()23.8310200.25100.62(/)mpoxDWgCILmAV（2分）134.2mVmgAg（2分）b）M3与M4的宽长比失配等效为差分对负载电阻阻值失配1DMmDAgR（1分）1112mDCMDMmSSgRAgR（2分）112/mSSDDgRCMRRRR（2分）120SSNSSRKI（1分）343433434112()10110.0465112()DDmDDDDDmpoxDpoxDRRgRRRRRgWCILWCIL（3分）2258CMRR（1分）