您好,欢迎访问三七文档
当前位置:首页 > IT计算机/网络 > 其它相关文档 > 2010计算机组成原理期中试卷2
【第页,共5页】1中南财经政法大学本科课程期中考试试卷考试课程与试卷类型:计算机组成原理A学年学期:2010-2011-1考试时间:2010-11题号一二三四五总分得分评卷人一、选择题(从下列各题四个备选答案中选出一个正确答案,并将其代号写在下表中。答案选错或未选者,该题不得分。每项2分,共30分)1.系统总线中地址线的功能是______。A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址2.下列描述中______是正确的。A.控制器能理解、解释并执行所有的指令及存储结果;B.一台计算机包括输入、输出、控制、存储及算逻运算五个单元;C.所有的数据运算都在CPU的控制器中完成;D.以上答案都正确。3.浮点数的表示范围和精度取决于______。A.阶码的位数和尾数的机器数形式;B.阶码的机器数形式和尾数的位数;C.阶码的位数和尾数的位数;D.阶码的机器数形式和尾数的机器数形式。4.磁表面存储器记录信息是利用磁性材料的。A、磁滞回归线特性B、磁场渗透特性B、磁场分布特性D、磁场吸引力特性5.在程序的执行过程中,Cache与主存的地址映射是由______。A.操作系统来管理的;B.程序员调度的;C.由硬件自动完成的。6.常用的虚拟存储器寻址系统由______两级存储器组成。A.主存-辅存;B.Cache-主存;本题得分123456789101112131415…………………………………装………………………………订………………………………线…………………………………※※※班级姓名学号※※※【第页,共5页】2C.Cache-辅存。D.主存—硬盘7.某DRAM芯片,存储容量为512K×8位,其地址线和数据线数目为。A.8,512B.512,8C.18,8D.19,88.分辨率是显示器的主要参数之一,它指的是。A.显示屏幕的水平和垂直扫描频率B.显示屏幕上光栅的列数和行数C.可显示不同颜色的总数D.同一画面允许显示不同颜色的最大数目9.在独立请求方式下,若有N个设备,则______。A.有一个总线请求信号和一个总线响应信号;B.有N个总线请求信号和N个总线响应信号;C.有一个总线请求信号和N个总线响应信号;10.补码运算的特点是符号位。A、与数值位分开计算B、与数值位一起计算C、要舍去D、表示溢出11.计算机的字长取决于。A.控制器的种类B.运算器一次运算二进制数的位数C.存储器的大小D.主机与外设一次交换信息的长度12.信息只用一条传输线,且采用脉冲传送的方式称为。A.串行传送B.并行传送C.并串型传送D.分时传送13.假定用若干个2K×4位的芯片组成一个8K×8位的存储器,则地址0B1FH所在芯片的最小地址是。A.0000HB.0600HC.0700HD.0800H14.冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是。A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元15.若浮点数用补码表示,则判断运算结果是否为规格化数的方法是______。A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数二、填空题(每空1分,共10分)1.主存与Cache间的地址映像方式有、、和。2.集中式查询方式中,的响应时间最快,对电路故障最敏感。3.磁盘上访问信息的最小物理单位是。4.计算机中具有软件功能硬件形态的部件称之为。5.若计算机系统设置两个寄存器对主存进行访问,这两个寄存器应为和。6.存储程序并按.______顺序执行,这是.冯·诺依曼型计算机的工作原理。本题得分【第页,共5页】3三、简答题(每题6分,共24分)1.为什么要设置总线判优控制?常见的集中式总线控制有哪几种,各有何特点?2.关于数值型数据的表示在计算机中有哪两种格式?试说明其特点。3.主存储器与磁介质存储器在工作速度方面的指标有什么不同?4.简述引入Cache结构的理论依据四、计算题(每题10分,共20分)1.在异步串行传输中,1位起始位,8位数据位,1位奇校验位,1位停止位。1.)假设每秒可传输20个数据帧,其波特率是多少?2.)若发送的数据为57H,试画出数据帧的波形图。本题得分本题得分【第页,共5页】42.用原码一位乘法计算X•YX=0.11011,Y=―0.11101五、综合题(从以下2道题中选做一题,16分)1、设CPU有16根地址线,8根数据线,用MREQ作为访存控制信号,低电平有效,用WR作为读写控制信号,高电平读,低电平写。现有如下芯片:1k×4位RAM,4k×8位RAM,8k×8位RAM,2k×8位ROM,4k×8位ROM,8k×8位ROM及74138译码器和各种门电路如图所示。要求设计的存储器区域满足:最小8K地址为系统程序区,相邻的16K地址为用户程序区,最大4K地址为系统程序工作区。请分析各芯片的片选逻辑,并画出和CPU之间的连线图。本题得分【第页,共5页】52、设某机主存容量为16MB,Cache容量8KB,每块有8个字,每个字32位,设计一个四路组相连(即Cache每组内4个字块)映像的Cache组织。(1)画出主存地址格式(2)设Cache的初态为空,CPU依次从主存的第0,1,2,……..99号单元读出100个字,并按此次序重复读10次,问命中率是多少?(3)若Cache的速度是主存的5倍,试问有Cache和无Cache相比,速度约提高多少?
本文标题:2010计算机组成原理期中试卷2
链接地址:https://www.777doc.com/doc-3034457 .html