1 EDA技术概术

EDA技术及VHDL湖南科技大学计算机学院戴祖雄2自我介绍：姓名：戴祖雄办公室：逸夫楼423电话号码：[phone]QQ号码：359019901email:[e-mail]研究方向：网络存储、智能磁盘湖南科技大学计算机学院戴祖雄3要求：按时上课，认真听讲，不得迟到早退，每次课都必须点名登记，由老师清点人数，班长负责登记，下课后交老师核对，如果班长不能认真履行职责则平时成绩记0分，登记规则如下：1、所有考核内容登记在同一张表上2、应在表格上部或下部注明日期3、登记时不考虑请假等情况，只考虑人是否到场，请假等情况由老师另行登记4、按时到达打√，未到打X，迟到打x湖南科技大学计算机学院戴祖雄4请假过程：1、按学校规定完成请假手续。2、拿相关手续给老师看，并取得老师同意。3、把个人信息及请假缘由用短信发给老师。4、如果取得了老师同意则保留短信。5、如果未取得老师同意则删除短信。湖南科技大学计算机学院戴祖雄5短信内容：姓名学号请假理由请假起止日期湖南科技大学计算机学院戴祖雄6诚信问题：诚信问题是不可原谅的湖南科技大学计算机学院戴祖雄71.1EDA技术及其发展1.1.1EDA技术的发展阶段1．CAD阶段七十年代的电子线路的计算机辅助设计（CAD，ComputerAidedDesign）是EDA发展的初级阶段。2．CAE阶段伴随计算机和集成电路的发展，EDA技术进入到计算机辅助工程设计阶段。20世纪80年代初，推出的EDA工具则以逻辑模拟、定时分析、故障仿真、自动布局和布线为核心，重点解决电路设计没有完成之前的功能检测等问题。1．CAD阶段2．CAE阶段湖南科技大学计算机学院戴祖雄83．EDA阶段20世纪90年代，设计师逐步从使用硬件转向设计硬件，从单个电子产品开发转向系统级电子产品开发（即片上系统集成，Systemonachip）。1.1.2EDA的发展趋势发展趋势表现在如下几个方面：（1）超大规模集成电路的集成度和工艺水平不断提高，深亚微米工艺，如0.18μm、0.13m、90nm已经走向成熟，在一个芯片上完成系统级集成已成为可能。湖南科技大学计算机学院戴祖雄9（2）市场对电子产品提出了更高的要求，如必须降低电子系统的成本，减小系统的体积等，从而对系统的集成度不断提出更高的要求。（3）高性能的EDA工具得到迅速的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。同时，设计的效率也成了一个产品能否成功的关键因素，促使EDA工具和IP核应用更为广泛。（4）计算机硬件平台性能大幅度提高，为复杂的SOC（SystemonaChip）设计提供了物理基础。湖南科技大学计算机学院戴祖雄101.2EDA技术的主要内容EDA技术主要内容包括四个方面：①硬件描述语言；②大规模可编程逻辑器件；③软件开发工具；④实验开发系统。1.2.1硬件描述语言硬件描述语言(HDL)是各种描述方法中最能体现EDA优越性的描述方法。所谓硬件描述语言，实际就是一个描述工具，其描述的对象就是待设计系统的逻辑功能，实现该功能的算法，选用的电路结构以及其他各种约束条件等，通常要求HDL既能描述系统的行为，又能描述系统的结构。湖南科技大学计算机学院戴祖雄11目前主要有以下两种HDL语言：(1)Verilog-HDLVerilog-HDL把数字系统当作一组模块来描述，每一个模块具有模块接口以及关于模块内容的描述，一个模块代表一个逻辑单元，这些模块网络相互连接，相互通信。由于Verilog-HDL是标准化的，所以能把完成的设计移植到不同厂家的不同芯片中去。又由于Verilog-HDL设计的信号位数很容易改变，所以可以通过对信号位数的修改，来适应不同的硬件规模，而且在仿真验证时，仿真测试用例可以用同一种描述语言来完成。湖南科技大学计算机学院戴祖雄12(2)VHDLVHDL涵盖面广，抽象描述能力强，支持硬件的设计，验证，综合与测试。VHDL能在多个级别上对同一逻辑功能进行描述，如可以在寄存器级别上对电路的组成结构进行描述，也可以在行为描述级别上对电路的功能与性能进行描述。VHDL还具有以下优点：①VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，只需花较少的精力用于物理实现。湖南科技大学计算机学院戴祖雄13②VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。③VHDL的设计不依赖于特定的器件，方便了工艺的转换。VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。1.2.2大规模可编程逻辑器件可编程逻辑器件（简称PLD）是一种由用户编程以实现某种逻辑功能的新型逻辑器件。FPGA（FieldProgrammableGateArray）和CPLD（ComplexProgrammableLogicDevices）分别是现场可编程门阵列和复杂可编程逻辑器件的简称。湖南科技大学计算机学院戴祖雄141.2.3软件开发工具目前比较流行的、主流厂家的EDA的软件工具有Altera的MAX+plusII、QuartusII，Lattice的ispEXPERT、Xilinx的FoundationSeries、ISE/ISE-WebPACKSeries。下面简单介绍下MAX+plusII和QuartusII。（1）MAX+plusII：是Altera公司推出的一个使用非常广泛的EDA软件工具，它支持原理图、VHDL和Verilog语言文本文件以及以波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。湖南科技大学计算机学院戴祖雄15（2）QuartusII：是Altera公司的新近推出的EDA软件工具，其设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。1.2.4实验开发系统实验开发系统提供芯片下载电路及EDA实验/开发的外围资源（类似于用于单片机开发的仿真器），以供硬件验证用。一般包括：①实验或开发所需的各类基本信号发生模块，包括时钟、脉冲、高低电平等；②FPGA/CPLD输出信息显示模块，包括数码显示、发光管显示、声响指示等；③监控程序模块，提供“电路重构软配置”；④目标芯片适配座以及上面的FPGA/CPLD目标芯片和编程下载电路。湖南科技大学计算机学院戴祖雄161.3EDA技术的基本工具EDA工具大致可以分为如下5个模块：（1）设计输入编辑器；（2）HDL综合器；（3）仿真器；（4）适配器；（5）下载器。1.3.1设计输入编辑器一般的设计输入编辑器都支持图形输入和HDL文本输入。图形输入通常包括原理图输入、状态图输入和波形图输入三种常用方法。湖南科技大学计算机学院戴祖雄17按处理的硬件描述语言类型分，可以分为：（1）VHDL仿真器；（2）Verilog仿真器；（3）MixedHDL仿真器（混合HDL仿真器，同时处理Verilog和VHDL）；（4）其他HDL仿真器（针对其他HDL语言的仿真）。HDL综合器是一种用EDA技术实施电路设计中完成电路化简、算法优化、硬件结构细化的计算机软件，是将硬件描述语言转化为硬件电路的重要工具。1.3.3仿真器1.3.2综合器湖南科技大学计算机学院戴祖雄18按仿真电路描述级别的不同，HDL仿真器可以单独或综合完成以下各仿真步骤：（1）系统级仿真；（2）行为级仿真；（3）RTL级仿真；（4）门级时序仿真。1.3.4适配器（布局布线器）适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。湖南科技大学计算机学院戴祖雄191.3.5下载器如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足原设计的要求，则可以将由FPGA/CPLD布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片FPGA或CPLD中。1.4EDA技术的基本设计思路1.4.1EDA电路级设计湖南科技大学计算机学院戴祖雄20图1.1电路级设计工作流程图湖南科技大学计算机学院戴祖雄211.4.2EDA系统级设计图1.2系统级设计工作流程湖南科技大学计算机学院戴祖雄221.5EDA设计开发流程基于EDA软件的FPGA/CPLD开发流程如图1.3所示。图1.3应用于FPGA/CPLD的EDA开发流程湖南科技大学计算机学院戴祖雄231.5.1设计输入设计输入是指将设计的电路或系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程。通常，使用EDA工具的设计输入可分为以下两种类型。1．图形输入图形输入通常包括原理图输入、状态图输入和波形图输入等方法。原理图输入方法是一种类似于传统电子设计方法的原理图编辑输入方式，即在EDA软件的图形编辑界面上绘制能完成特定功能的电路原理图。湖南科技大学计算机学院戴祖雄24状态图输入方法就是根据电路的控制条件和不同的转换方式，用绘图的方法在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。波形输入主要用于建立和编辑波形设计文件以及输入仿真向量和功能测试向量。2．文本输入文本输入是采用硬件描述语言进行电路设计的方式。湖南科技大学计算机学院戴祖雄251.5.2综合综合（Synthesis），就其字面含义应该理解为：把抽象的实体结合成单个或统一的实体。因此，综合就是把某些东西结合到一起，把设计抽象层次中的一种表述转化成另一种表述的过程。事实上，设计过程中的每一步都可称为一个综合环节。设计过程通常从高层次的行为描述开始，以最底层的结构描述结束，每个综合步骤都是上一层次的转换。即：（1）从自然语言表述转换到VHDL语言算法表述，是自然语言综合。湖南科技大学计算机学院戴祖雄26（2）从算法表述转换到寄存器传输级（RegisterTransportLevel，RTL）表述，即从行为域到结构域的综合，是行为综合。（3）从RTL级表述转换到逻辑门（包括触发器）的表述，即逻辑综合。（4）从逻辑门表述转换到版图表述（ASIC设计），或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了，有了对应的配置文件，就可以使对应的FPGA变为具有专门功能的电路器件。湖南科技大学计算机学院戴祖雄271.5.3适配适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件必须属于原综合器指定的目标器件系列。1.5.4时序仿真与功能仿真在编程下载前必须利用EDA工具对适配生成的结果进行模拟测试，就是所谓的仿真。仿真是在EDA设计过程中的重要步骤，它可以完成两种不同级别的仿真测试：1.5.3适配1.5.4时序仿真与功能仿真湖南科技大学计算机学院戴祖雄28（1）时序仿真。就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而仿真精度高。（2）功能仿真。是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程。1.5.5编程下载通常，将对CPLD的下载称为编程（Program），对FPGA中的SRAM进行直接下载的方式称为配置（Configure），但对于反熔丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。湖南科技大学计算机学院戴祖雄291.5.6硬件测试最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，完成设计。