双稳态触发器

1数字逻辑电路组合逻辑电路时序逻辑电路输出状态只决定于当前时刻各输入状态的组合，而与电路先前状态无关(无记忆功能)。输出状态不仅决定于当前时刻各输入状态的组合，而且还与电路先前状态有关(有记忆功能)。第21章触发器和时序逻辑电路门电路是组合电路的基本单元触发器是时序电路的基本单元按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。按稳定工作状态：双稳态、单稳态、无稳态触发器（多谐振荡器）按结构分类：基本型、同步型、主从型、维持阻塞型。2QDRDS&&Q反馈两个输入端两个输出端SRQQ逻辑图逻辑符号Q=1，Q=0时，称触发器处于置位状态（1态）；Q=0，Q=1时，称触发器处于复位状态（0态）。现态——输入信号作用前的状态，用Qn和Qn(或Q、Q)表示；次态——输入信号作用后的状态，用Qn+1和Qn+1表示。SD——置1端或置位(SET)端；RD——置0或复位(RESET)端。21.1.1RS触发器21.1双稳态触发器1.基本RS触发器SDRD3&&QQDRDS(1)输入RD=0,SD=1时1001输出：10QQ（2）输入RD=1,SD=0时0110&a&bQQDRDS输出：01QQ触发信号——输出端状态改变时输入端所加的有效信号。翻转——输出端状态的转换过程。基本RS触发器又称为置0置1触发器，或置位复位触发器。4若原状态：10111001输出保持原状态：01QQ01QQ&a&bQQDRDS01110110&a&bQQDRDS若原状态：10QQ输出保持原状态：10QQ(3)输入RD=1,SD=1时5(4)输入RD=0，SD=0时&a&bQQDRDS001111若a门快，=0，Q=1Q若b门快，Q=0，Q=1当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。--------不定状态，应当避免。6SRQQ逻辑符号SDRD逻辑状态表01不变不定10100110SDRDQn+1简化的逻辑状态表7不定QRS例：基本RS触发器的R、S端波形如下，画出Q端波形。不定Q8由或非门组成的基本RS触发器901不变不定SDRDQn+1101001101011（2）可控RS触发器&&QQ&&RSCPSDRDSRQQSCPRDDCSRQ不定(Clock-Pulse)CPRSQ0保持100保持1011011001111不确定QCP12SRQn+100110101Qn01不定1321.1.2JK触发器逻辑状态表14SRQQJCPKDDnn1nQKQJQ++15SRQQDCDD21.1.3D触发器DnQn+10101QCDCPQn+1=D164、触发器逻辑功能的转换（1）将JK触发器转换为D触发器SRQQJCKDD1DDnQn+10101（2）将JK触发器转换为T触发器SRQQJCKDDTTQn+101QnQn17（3）将D触发器转换为T’触发器SRQQDCDDn+1Qn=Q181921.1.6.在下图中，试着画出Q1和Q2端的波形，时钟的波形如下所示。时钟的频率为4000Hz，那么Q1和Q2的频率各位多少？2021.1.7.在下图中，试着画出Q1和Q2端的波形，时钟的波形如下所示。Q1和Q2的初始时刻为0。2121.1.8.如图所示电路是一个可以产生几种脉冲波形的信号发生器。试从所给出的时钟脉冲画出三个输出端口的波形。设初始状态为0。2221.1.9.试分析下图所示电路，画出Y1和Y2的波形，并与时钟脉冲CP比较，说明电路的功能。设初始状态为0。23&1A11B21Y342B52Y6GND72A1098111213144B4A4Y3A3Y3BVCC&&&74LS00引脚分布图21.1.10.下图是一单脉冲输出电路，试用一片74LS112双下降沿JK触发器和一片74LS00连接电路，画出连接图，并画出CP,Q1和Q2的波形。2421.1.11（1）试按逻辑电路画出电路连接图；（2）画出两触发器输出波形。设初始状态均为0。