EDA可编程逻辑器件教程第1章

1EDA技术课件作者:梁迎春2前续课程及基础数字电子技术高级语言基础3教学要求(一)理论教学EDA概论了解:EDA的发展、内容及在电子设计中的作用。可编程逻辑器件了解:可编程逻辑阵列、现场编程门阵列和在线可编程逻辑器件的原理和使用方法。QuartusII软件掌握:QuartusII软件的基本界面、操作方法、功能分析及编程、编译、仿真及下载等。HDL语言初步掌握:VerilogHDL语言或VHDL语言的编程方法和设计思想。数字系统设计了解:数字系统设计基本方法。(二)实验课了解:可编程逻辑器件。掌握:QuartusII软件的基本界面、操作方法、功能分析。掌握:对数字系统的初步设计。5数字电路：对数字信号进行算术运算和逻辑运算的电路。数字集成电路：在一块半导体基片上，把众多的数字电路基本单元制作在一起形成的数字电路。数字集成电路按集成度分每块包含基本元件数小规模集成电路SSIC，10100个；中规模集成电路MSIC，1001000个；大规模集成电路LSIC，100010000个；超大规模集成电路VLSIC，10000个以上。2.数字集成电路61.1数字系统的设计按逻辑功能的特点分：（1）通用型：具有很强的通用性，逻辑功能较简单，且固定不变。（2）专用型：即专用集成电路ASIC（ApplicationSpecificIntegratedCircuit），为某种专门用途而设计的集成电路。数字系统的发展得益于数字器件和集成技术的发展。摩尔定律（Moore’slaw）：每18个月，芯片集成度提高1倍，功耗下降一半。71.1数字系统的设计SSIC→MSIC→LSIC→VLSIC→SOC（SystemOnChip片上系统）→SOPC（SystemOnaProgrammableChip，可编程片上系统）3.数字器件的发展4.集成（IC，IntegratedCircuits）技术的发展芯片的工艺线宽越来越小从1997年的0.35m，发展到现在的90nm。设计周期越来越短1997年时需要12~18月，现在可能只需要半年甚至更短！集成度越来越高从1997年的20万~50万门，发展到现在的几千万门。8重点难点现代EDA技术的特点。现代EDA技术的设计方法。传统设计与现代EDA设计比较。9第一章EDA技术与数字系统设计1.1EDA技术及其应用一.什么是EDA技术?EDA:ElectronicDesignAutomation（电子设计自动化）EDA技术就是依赖计算机,在EDA工具软件平台上,对以硬件描述语言(HDL:HardwareDescriptionLanguage)为系统逻辑描述手段来完成集成电路IC的设计技术。设计文件自动完成逻辑编译逻辑化简逻辑分割逻辑综合结构综合(布局布线)逻辑优化仿真测试下载到芯片形成IC即：HDL+EDA软件＝硬件10是在电子产品的设计开发工作中使用计算机和计算机网络作为辅助工具以提高工作效率的技术。是立足于计算机工作平台开发出来的一整套先进的设计电子系统的软件工具。是在计算机的辅助下完成电子产品设计方案的输入、处理、仿真和下载的一种硬件设计技术。是微电子技术中的核心技术之一，是现代集成系统设计的重要方法。11现代的数字系统设计方法首先在计算机上安装EDA软件，它们能帮助设计者自动完成几乎所有的设计过程；再选择合适的PLD芯片，可以在一片芯片中实现整个数字系统。基于芯片的设计方法——采用PLD（可编程逻辑器件），利用EDA开发工具，通过芯片设计来实现系统功能。EDA软件空白PLD+数字系统编程12EDA包括三大部分：1.硬件描述语言HDL2.EDA工具软件3.器件：PLD13二、EDA技术的发展1.CAD(ComputerAidedDesign阶段，20世纪60年代中期～20世纪80年代初期)：主要是一些单独的工具软件，借助于计算机对所设计电路的性能进行一些模拟和预测等辅助性设计。2.CAE(ComputerAidedEngineering阶段，20世纪80年代初期～20世纪90年代初期)：将许多单点工具集成为一个工具，可以实现从设计输入到版图输出的全程设计自动化，大大提高了工作效率。将集成电路工业推入了ASIC时代。3.EDA(ElectronicDesignAutomation阶段，20世纪90年代以来)，以高级语言描述、系统仿真和综合技术为特征，不仅极大地提高了系统的设计效率，而且使设计人员摆脱了大量的辅助性及基础性工作，将精力集中于创造性的方案与概念的构思上。14三、现代EDA技术的特点及应用1.EDA技术的特点：(1)采用硬件描述语言；(2)高层综合和优化；优点：缩短设计周期，提高设计效率(3)并行工程；(4)开放性和标准化。简言之---规范化；标准化；设计效率高；充分利用计算机，远离经验和硬件。15采用HDL语言设计的优点语言的公开可利用性；设计与工艺的无关性（设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力）；宽范围的描述能力（能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性）；便于组织大规模系统的设计；便于设计的复用、交流、保存和修改等；16EDA技术的应用范畴EDA工具数字电路设计模拟电路设计版图设计PCB板设计PLD开发系统级设计综合与仿真混合电路设计高速电路设计17涵盖了从系统级设计到版图设计的全过程，涉及电子电路设计的各个领域：IC版图设计PLD开发电路（原理）设计•模拟电路•数字电路•混合电路•高速电路PCB板设计本课程内容18EDA技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）；标准单元（CBIC）；全定制ASICSOPC/SOC混合ASIC设计1.2EDA技术实现目标利用EDA技术进行电子系统设计，最后的目标是：完成专用集成ASIC的设计和实现ASIC(ApplicationSpecificIntegratedCircuit)：具有专门用途和特定功能的独立集成电路器件。19SOC/SOPCSOC（SYSTEMONACHIP）:把一个完整的系统集成在一个芯片上，或是用一个芯片实现一个功能完整的系统。SOPC（SYSTEMONAPROGAMMABLECHIP）:指把一个完整的系统集成在一个可编程芯片上，或是用一个可编程芯片实现一个功能完整的系统。最大特点：在系统可编程、在系统可重配置SOPCNIOSIIEthernetInterfaceARMUARTRAM/ROMFIFOUSBPCIDSPBlocksPLLsSDRAMCONTROLVGAPS2MultiplyUnitJPEGCPLFIR，IIR，FFT21三种途径作为EDA技术最终实现目标的ASIC，通过三种途径来完成：1、超大规模可编程逻辑器件(可编程IC、可编程ASIC)FPGA和CPLD是实现这一途径的主流器件。2、半定制或全定制ASIC(掩模（MASK）ASIC)可分为a.门阵列ASIC（称为掩模可编程门阵列（MPGA），非用户可编程）b.标准单元ASIC（称为CBIC，库包括：象SSI模块、MSI模块、数据通信模块、存储器、系统模块等）c.全定制ASIC（即全定制芯片，设计者对电路的设计有完全的控制权）3、混合ASIC不是数模混合ASIC，而是它既具有面向用户的FPGA可编程功能和逻辑资源，也含有可调用和配置的硬件标准单元模块，如CPU、ROM、加法器、锁相环等。231.3硬件描述语言HDL(HardwareDescriptionLanguage)定义：硬件描述语言是一种用文本形式来描述和设计电路的语言。设计者可利用它来描述自己的设计，然后利用EDA工具进行综合和仿真．最后变为某种目标文件，再用相应器件具体实现。这种称为高层设计(HighLevelDesign)的方法已被普遍应用。据统计，在美国硅谷目前约有80亿的ASIC和CPLD/FPCA是采用HDL方法设计的。24IEEE标准的HDL1.VerilogHDL2.VHDL硬件描述语言与软件描述语言（C、ASM、PASCAL）间有许多不同之处…...25VerilogHDL和VHDL的比较两者的共同点在于：能形式化地、抽象地表示电路的结构和行为；支持逻辑设计中层次与领域的描述；可借用高级语言来简化电路的描述；具有电路仿真与验证机制以保证设计的正确；支持电路描述由高层到低层的综合和转换；便于文档管理；易于理解和移植重用。26不同点VerilogHDL于1983年推出，从一个民间公司的私有财产转化而来；VHDL由美国国防部支持下在1985年推出。与VHDL相比，VerilogHDL的最大优点在于它是一种非常容易掌握的硬件描述语言，只要有C语言的编程基础，一般在二三个月内就可掌握这种语言。而掌握VHDL就比较困难。27设计的层次从高层到低层为：系统级行为功能级（算法级）RTL级（RegisterTransportLevel寄存器传输级)门级开关级28一.传统的设计方法：自下而上Bottom-up（搭积木式）——是一种低效、低可靠性、费时费力且成本高昂的设计方法。二.基于HDL的设计方法：自上而下或自顶向下Top-down需要经过:“设计——验证——修改——设计——再验证”的过程EDA设计方法29Bottom-up设计，即自底向上的设计，这是一种传统的设计思路，一般由设计者选择标准集成电路，基本单元(各种门电路以及加法器、计数器等)做成基本单元库，调用这些元件，逐级向上组合，直到设计出满足自己需要的系统为止。这样的设计就如同一砖一瓦建造金字塔，不仅效率低、成本高而且易出错。传统的设计方法：Bottom-up设计30原理图/HDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器(RTL到门级）结构综合器（门级到网表）1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置4、OTP器件编程功能仿真应用FPGA/CPLD的EDA开发流程:CPLD/FPGA设计的流程311.图形输入图形输入原理图输入状态图输入波形图输入原理图输入：在EDA软件的图形编辑器上绘制电路原理图，之后将其编译成适用于逻辑综合的网表文件。(类似于传统电子设计方法)状态图输入：在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。波形图输入：将待设计的电路看成是一个黑盒子，只需告诉EDA工具该盒子电路的输入和输出时序波形图，EDA工具即能据此完成黑盒子电路的设计。设计输入(原理图／HDL文本编辑)32这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。2.文本输入33整个综合过程就是EDA工具将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合过程将软件设计的HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤。其最终是生成电路网表文件。综合34适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。适配35时序仿真功能仿真就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。是直接对HDL、原