微机原理 第2章 微处理器结构

第2章微处理器结构第2章微处理器结构2.18086微处理器2.1.18086的编程结构2.1.28086的存储器组织*2.2高性能微处理器结构2.2.180386微处理器2.2.2Pentium微处理器2.2.3多核处理器简介第2章微处理器结构2.18086微处理器1978年，Intel公司推出首枚16位微处理器8086，同时生产出与之配套的数学协处理器8087，这两种芯片使用相同的指令集，以后Intel公司生产的处理器，均与其兼容。为了方便与当时的8位外部设备连接，Intel公司在同一年推出准16位微处理器8088。8086有16根数据线和20根地址线。由于可用20位地址，所以可寻址的地址空间达220即1M字节单元。8088的内部寄存器、内部运算部件以及内部操作都是按16位设计的，但对外的数据总线只有8根。第2章微处理器结构2.1.18086的编程结构编程结构，就是指从程序员和使用者的角度看到的逻辑结构。这种结构与CPU内部的物理结构和实际布局是有区别的。从功能上，8086CPU由执行部件EU和总线接口部件BIU两部分组成。第2章微处理器结构第2章微处理器结构1．总线接口部件（BIU）总线接口部件负责CPU与存储器、输入/输出设备之间的数据传送，包括取指令、存储器读写和I/O读写等操作。总线接口部件要从内存取指令送到指令队列；CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。总线接口部件由段寄存器（CS、DS、SS、ES）、指令指针寄存器（IP）、地址加法器、内部暂存器、指令队列缓冲器及I/O控制逻辑等部分组成。第2章微处理器结构⑴段寄存器8086CPU采用段地址、段内偏移地址两级存储器寻址方式，段地址和段内偏移地址均为16位。8086内部设置了4个段寄存器，用于存放段的高16位地址，称为段的逻辑地址，4个段寄存器分别是：CS：16位代码段寄存器（CodeSegmentRegister）DS：16位数据段寄存器（DataSegmentRegister）SS：16位堆栈段寄存器（StackSegmentRegister）ES：16位附加段寄存器（ExtraSegmentRegister）第2章微处理器结构⑵20位地址加法器8086可用20位地址寻址1M字节的内存空间，但8086内部所有的寄存器都为16位。8086CPU采用段地址、段内偏移地址两级存储器寻址方式，由一个20位地址加法器根据16位段地址和16位段内偏移地址计算出20位的物理地址PA（PhysicalAddress）。其计算方法是：将CPU中的16位段寄存器内容左移4位（×16）与16位的逻辑地址（又称偏移地址）在地址加法器内相加，得到所寻址单元的20位物理地址。根据寻址方式的不同，偏移地址可以来自指令指针寄存器（IP）或其它寄存器。假设CS＝8311H，IP＝1234H，则该指令单元的20位物理地址为：PA=8311H×10H+1234H=83110H+1234H=84344H。第2章微处理器结构⑶16位指令指针寄存器IP（InstructionPointer）IP总是保存着EU要执行的下一条指令的偏移地址。程序不能直接对指令指针寄存器进行存取，但能在程序运行中自动修正，使之指向要执行的下条指令，有些指令（如转移、调用、中断、返回）能使IP的值改变，或使IP的值存进堆栈，或由堆栈恢复原有的值。⑷指令队列缓冲器8086有6字节指令队列缓冲器，在执行指令的同时，可以从内存中取出下一条或下几条指令放到缓冲器中，一条指令执行完后，可立即执行下一条指令，从而解决了以往CPU取指令期间，运算器的等待问题。第2章微处理器结构⑸输入/输出控制电路（总线控制逻辑）输入/输出控制电路控制CPU与外部电路的数据交换。8086有20条地址线，16条数据线，由输入/输出控制电路控制分时复用CPU芯片的16条引脚。⑹内部暂存器用于内部数据的暂存，该部分对用户透明，在编程时可不予理会，用户无权访问。第2章微处理器结构8086的总线接口部件和执行部件并不是同步工作的，它们是按以下流水线技术原则管理：(1)每当8086的指令队列中有两个空字节时，总线接口部件就会自动把指令取到指令队列中。(2)每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后再用几个时钟周期去执行指令。在指令执行过程中，如须访问存储器或输入/输出设备，执行部件会请求总线接口部件，进入总线周期，完成内存或输入/输出端口的读写操作；如果总线接口部件此时处于空闲状态，它会立即响应执行部件的总线请求。如果此时总线接口部件正在将某个指令字节取到指令队列中，它将首先完成这个取指令的总线周期，然后再去响应执行部件发出的访问总线请求。第2章微处理器结构(3)当指令队列已满，而且执行部件又没有总线访问时，总线接口部件便进入空闲状态。(4)在执行转移指令、调用指令和返回指令时，下面将要执行的指令就不是在程序中紧接着的那条指令了，而总线接口部件向指令队列装入指令时，总是按顺序进行的，这样，指令队列中已经装入的字节就没有用了。遇到这种情况，指令队列中的原有内容被自动消除，总线接口部件会接着向指令队列中装入另一个程序段中的指令。第2章微处理器结构2．执行部件（EU）执行部件的功能就是负责指令的执行。从编程结构图可见到，8086CPU内部共有14个寄存器，其中执行部件含有9个寄存器，总线接口部件含有5个寄存器。这些寄存器在指令中的隐含使用见表2.1。第2章微处理器结构表2.1寄存器在指令中的隐含使用表（EU）寄存器名称含义所属部件AX累加器，还用于乘、除法和输入/输出的数据寄存器EUBX基数寄存器，在间接寻址时作为地址寄存器和基址寄存器CX计数寄存器，在循环和字符串操作中作为循环计数器DX数据寄存器，还用于乘、除法，在输入输出指令中作间址寄存器BP基数指针，在间接寻址时作为基址寄存器（注意：默认SS段）SP堆栈指针，用于指示栈顶元素的地址SI源变址寄存器，在间接寻址时作为地址或变址寄存器。在字符串操作中作为源变址寄存器。DI目的变址寄存器，在间接寻址时作为地址或变址寄存器。在字符串操作中作为目的变址寄存器。F标志寄存器，又称程序状态寄存器（PSW），用来保存和反映运算操作结果的特征，以及CPU内部的某种控制状态。第2章微处理器结构表2.1寄存器在指令中的隐含使用表(BIU)寄存器名称含义所属部件CS代码段寄存器，用于存放程序代码段的段地址BIUDS数据段寄存器，用于存放数据段的段地址ES附加段寄存器，用于存放附加段的段地址SS堆栈段寄存器，用于存堆栈段的段地址IP指令指针寄存器，用于存放下一条要执行的指令的逻辑地址第2章微处理器结构⑴4个通用寄存器AX、BX、CX、DXEU中有4个16位的寄存器AX、BX、CX和DX，一般用来存放16位数据，故称为数据寄存器。每个数据寄存器又可分为两个8位的寄存器，即AH、AL、BH、BL、CH、CL、DH、DL，用以存放8位数据，它们均可独立使用。数据寄存器主要用来存放操作数或中间结果，以减少访问存储器的次数。多数情况下，这些数据寄存器用于算术运算或逻辑运算指令，进行算术逻辑运算。在有些指令中，它们则有特定的用途：AX作累加器用；BX作基址（Base）寄存器，如在查表指令XLAT中存放表的起始地址；CX作计数（Count）寄存器，如在数据串操作指令的REP中用CX存放数据单元的个数作为循环操作的次数；DX作数据（Data）寄存器，如在字的除法运算指令DIV中，存放余数。第2章微处理器结构⑵4个专用寄存器SP、BP、SI、DI指针寄存器SP和BP用来存取位于当前堆栈段中的数据，但SP和BP在使用上有区别。入栈（PUSH）和出栈（POP）指令是由SP给出栈顶的偏移地址，故称为堆栈指针寄存器。BP则用来存放位于堆栈段中某个数据区基址的偏移地址，故称作基址指针寄存器。变址寄存器SI和DI用来存放当前数据段的偏移地址。在字符串操作中，源操作数地址的偏置放于SI中，所以SI称为源变址寄存器；目的操作数地址的偏置放于DI中，所以DI称为目的变址寄存器。第2章微处理器结构⑶状态标志寄存器F8086CPU的状态标志寄存器是一个十六位的寄存器，其中9个位用作标志位：6个状态标志位，3个控制标志位。状态标志寄存器如图所示。状态标志中用6位来反映EU执行算术或逻辑运算以后的结果特征。这6位都是逻辑值，判断结果为逻辑真（true）时，其值为1；判断结果为逻辑假（false）时，其值为0。第2章微处理器结构OF（OverflowFlag）溢出标志：当运算过程中产生溢出时，会使OF为1。所谓溢出，就是当字节运算的结果超出了范围－128～＋127，或者当字运算的结果超出了范围－32768～＋32767时称为溢出。计算机在进行加法运算时，每当判断出低位向最高有效位产生进位，而最高有效位往前没有进位时，便得知产生了溢出，即OF置1；或者反过来，每当判断出低位向最高位无进位，而最高位往前却有进位时，便得知产生了溢出，即OF置1。在减法运算时，每当判断出最高位需要借位，而低位并不向最高位产生借位时，OF置1；或者反过来，每当判断出低位从最高位有借位，而最高位并不需要从更高位借位时，OF置1。第2章微处理器结构例如，执行两个数的加法：0010001101000101+00110010000110010101010101011110由于运算结果的最高位为0，所以，SF=０；而运算结果本身不为0，所以，ZF=0；低8位所含的1的个数为5个，即有奇数个1，所以，PF=0；由于最高位没有产生进位，所以，CF=0；又由于第3位没有往第4位产生进位，所以，AF=0；由于低位没有往最高位产生进位，最高位往前也没有进位，所以，OF=0。又比如，执行下面两个数的加法：0101010000111001+01000101011010101001100110100011显然，由于运算结果的最高位为1，所以，SF=1；由于运算结果本身不为0，所以ZF=0；由于低8位所含的1的个数为4个，即含有偶数个1，所以，PF=1；由于最高位没有往前产生进位，所以，CF=0；运算过程中，第3位往第4位产生了进位，所以，AF=1；由于低位往最高位产生了进位，而最高位没有往前产生进位，所以OF=1。第2章微处理器结构控制标志位有3个，即DF、IF、TF。DF（DirectionFlag）方向标志：控制串操作指令用的标志。如果DF为0，则串操作过程中地址会不断增值；反之，如果DF为1，则串操作过程中地址会不断减值。IF（InterruptEnableFlag）中断允许标志：控制可屏蔽中断的标志。如果IF为0，则关闭可屏蔽中断，此时CPU不响应可屏蔽中断请求；如果IF为1，则打开可屏蔽中断，此时CPU可以响应可屏蔽中断请求。TF（TrapFlag）跟踪标志：如果TF为1，则CPU按跟踪方式执行指令。这些控制标志一旦设置之后，将控制后面的操作。第2章微处理器结构状态标志的状态表示在PC中，可由调试程序（DEBUG）显示出来表2.2状态标志表标志位名为1对应符为0对应符OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONC第2章微处理器结构2.1.28086的存储器组织8086有20根地址线，因此，具有1M（220）字节的存储器地址空间。其内存单元按照00000H～FFFFFH来编址。第2章微处理器结构1．存储器的分段8086存储器操作采用了典型的存储器分段技术，对存储器的寻址操作不是直接用20位的物理地址，而是采用段地址加段内偏移地址的二级寻址方式，即先用16位的段地址经过简单运算（左移4位）得到单元所在段的物理地址，再加上该单元的16位逻辑地址（相对于段首的偏移地址）即可得到该单元的物理地址。如图2.3a所示。对于任何一个物理地址，可以唯一地被包含在一个逻辑段中，也可包含在多个相互重叠的逻辑段中，只要有段地址和