第七章 时序电路的设计(2)

第七章时序电路的设计脉冲异步时序电路的设计脉冲异步与同步时序电路设计上的主要区别内部状态的变化是由外部输入脉冲直接引起，因此状态图的设计会有些不同。触发器的CP端输入必须作为控制函数来考虑。在多个输入电路中，任何时刻最多只有一个输入有信号，没有输入信号时电路内部状态维持不变。第七章时序电路的设计–火车出入站控制系统设计状态图、表A/00B/10C/11x1,x3x2x1x3xSix1x2x3z1z2ABCABACddddA001011R1a：AC，BCR1b：/R1c：ABR2：/R3：/第七章时序电路的设计二进制状态表xSix1x2x3z1z200110100110001dddd00001011第七章时序电路的设计D触发器和JK触发器的激励表QQn+1DCP000dd00111100111d10dQQn+1JKCP000dddd0011d110d1111ddd00d第七章时序电路的设计求控制函数ddddd0dddd1dQ1Q000011110x1x2x3ddddd10dd010Q1Q000011110x1x2x3dddddd0ddd1dQ1Q000011110x1x2x3ddddd01dd010Q1Q000011110x1x2x301QD2111XXQcp00QD2300XXQcpxSix1x2x3z1z200110100110001dddd00001011第七章时序电路的设计–设计“x1-x2-x2”序列检测器101020210112111120QDXQXQXQcpQDXQXQcpXQZ第七章时序电路的设计电平异步时序电路的设计不稳定过渡状态存在信号竞争导致冒险结果有争无险，电路正常工作，进入预定稳态；永久性故障，进入非期望的稳态，或无限循环。因此克服电平异步时序电路中的竞争与冒险是电平异步时序电路设计中的两个重要命题，如何使设计的电路最简单不再是电路设计中的最主矛盾。第七章时序电路的设计–原始总态图的构成和流程表的化简设计步骤：原始总态图流程表化简状态分配（无竞争、无冒险）激励函数输出函数（消除冒险）逻辑图第七章时序电路的设计–例：输入信号跳变检测电路检测控制信号X1待测输入X2测试结果输出Z输入信号跳变检测电路设计要求：X1=0时，Z=0X1=1时，X2的第一次跳变，Z=1，并保持到X1=0X1X2Z第七章时序电路的设计原始总态图00/001/010/011/010/111/1123456第七章时序电路的设计原始流程表6，05，dd1，04，15，12，dd4，15，1d1，d4，d3，02，0dd3，02，01，06，0d2，01，1Sx1x200011110123456第七章时序电路的设计流程表化简12345263454-63-53-54-6123456（1，6）（2，3）（4，5）（1，2）第七章时序电路的设计覆盖闭合表：64465353222211111，62，34，51，210110100123456相容类C，1C，1B，dA，dC，dB，0B，0A，0A，0C，dB，0A，0Sx1x200011110ABC第七章时序电路的设计–例：设计一个单脉冲发生器输入：X1——一串连续脉冲X2——手动控制电平输出：当X2=0时，Z=0当X2：010后的第一个脉冲作为Z的输出。约束条件：X2的宽度和间隔时间至少1个X1脉冲周期。第七章时序电路的设计–状态分配状态竞争–无竞争状态转移x1x2Si0001111012341111234422123233110111110101000101111010000000000001111010110100x1x2Si第七章时序电路的设计–状态转移中的竞争现象110111110101000101111010000000000001111010110100x1x2Si状态竞争定义：当两个或两个以上状态量同时发生变化时，由于状态变量变化速度不同，致使电路内部出现多个非预期的过渡状态，这种现象称为状态竞争。第七章时序电路的设计竞争类型：非临界竞争和临界竞争。产生竞争的原因：多个状态同时变化。产生临界竞争的原因：在给定输入下有多个稳态。无竞争状态分配（相邻编码法）–状态相邻图x1x2Si00011110ABCDABBACCCDADADCBCBACDB第七章时序电路的设计–最少状态变量相邻编码法kSDNik)(,2状态相邻数不超过变量数，一定存在一个无竞争分配方案。；D为相邻数x1x2Si00011110ABCDAACCABADBBDDCBCDABCD第七章时序电路的设计kSDNik)(,2；状态编码相邻不能满足x1x2Si00011110ABCAdACCCBBCACCABC第七章时序电路的设计x1x2Si00011110ABCDAdDADCCCBBCdACCdABCD第七章时序电路的设计kSDNik)(,2x1x2Si00011110ABCDABAABBDDdCCDCCCCADCBBCCCdCCDBBDDABDAABCD10110100x1x2SiADCB第七章时序电路的设计增加状态变量的相邻编码法当时，用间接状态转化来替代直接转换不一定奏效，因此用增加状态变量的方法来解决。kSDi)(x1x2Si00011110ABCDAADDCBCBACCABBDDADCBy1y0y20001111001ADBEFdCG第七章时序电路的设计ADCBFGEBBGDddDAFCAdCdCBCEBddAAGDddDABCDEFG10110100x1x2Si第七章时序电路的设计无冒险状态分配(无临界竞争状态分配)在给定输入下若存在多个稳态时才会发生临界竞争，若只有一个稳态，所发生的竞争是非临界竞争。x1x2Si00011110ABCDABBACCCCADADCBCDADBC第七章时序电路的设计–电平异步时序电路中的冒险现象组合电路中由于门电路存在延时，导致信号在传输过程中存在竞争，竞争会产生错误输出，称之为“干扰输出”或称为冒险现象。组合现象及其消除输入信号竞争含义：输入信号在组合电路内部传递过程中所产生的时间差产生原因：信号在传递过程中，导线和门电路存在的固有延迟所致，它具有普遍性和不可预料性。第七章时序电路的设计组合冒险含义：由于竞争使电路的输出有可能出现瞬时的、非期望的干扰脉冲，称为冒险。包括一次信号竞争（外部输入引起）和二次信号竞争（内部中间输出之间或内部输出和外部输入之间）结论：组合冒险可能有一次信号竞争也可能有二次信号竞争引起；产生错误输出的竞争称为临界竞争，反之为非临界竞争；竞争所引起的错误输出表现为非常狭窄的脉冲信号，俗称“干扰脉冲”、“尖峰信号”或“毛刺”。第七章时序电路的设计冒险分类按干扰脉冲极性和变化分类：静态1型冒险静态0型冒险动态1型冒险动态0型冒险第七章时序电路的设计按产生脉冲的根源分类：功能冒险基本特征：在组合电路的卡诺图中，输入变化的瞬态轨迹穿越了0，1相间的最小项111ABC0001111001第七章时序电路的设计逻辑冒险：除功能冒险之外的其他组合冒险基本特征：输入变化时，F的变化路径在卡诺图中穿越了两个相邻素项的边界，就有可能产生冒险。1111ABC0001111001第七章时序电路的设计冒险消除方法功能冒险不可能消除逻辑冒险可以通过增加冗余项来消除用RC积分电路吸收毛刺采用输出选通第七章时序电路的设计时序险象及消除时序冒险现象：时序冒险是电平异步时序电路中特有的现象，它是由电路外部输入信号Xi直接产生的二次信号Xi’与内部输入信号yi’之间的竞争引起的。组合电路ZiYiXiyityi组合电路ZiYiXit组合Xi’第七章时序电路的设计