数字系统中的信号完整性及实施方案

!!##$%!&’&()*+,’*-.)/(-0##+!($#!(1#23.-45#6783.-456#86!869868:;1;6=#986#?=8@&A@&A#BBCD#BBB#9#!!##!$#!##!$!$###!!#$!%&’(%&)(*+,-.%!+/0#.1.2*-.32*-454647*.849:*;!9+1*+*+%!-5!#$643-#/0-8=/?@,-.%!+/0#3.9.1.2*-.32*-454647*.849:*;454645463.93-*.1.2*-.32*-3.9-+1.915,49:*3.9.1.2*-.32*-A454647*.849B:*3.93.93.9;,5.C0;7D,8#/!!;E.C0;*71#/!;;3.9.1.2*-#/0-8=F%&’()*+%,*-.,*)%!!!##$%&’#$%&’!$%&’($%&’)$%&*#$%&*!$%&*($%&*)+,-.#.!-*&#/!#/!!!!!!!!!!!!!!!!#!+(#(+0##)+)##0+1#1+2#2####1#+#3#+!4.5$%&.5$%&#.5$%&!.5$%&($6!(47#89(:(;.5$%�.5+’=4=8).5+’=?$*)).5+’=0-@-A,5’@*@.8BCDEFBGH1,=@IA?*AIIA=,=@,5’,=@#JKLGMNFDBO.KGP:,GQNGDDENGQ,FDRSEKTUQGDSNR$KTCUSNVNFNSB:.DRKGW,WNSNKG!#!.SDXD&UYZDE:$KGSEKFFNGQREKPPSUF/NGLNQL7PCDDWWNQNSUFPBPSDTP:,%,$I+A[@$..6.I,=.:#333:0(%BGGD\EDDG:$EKPPSUF/ZKE?ENGSDW$NERYNS*KUEW5DPNQG7DEP:8NQL7?DEZKETUGRD.BPSDT5DPNQG$KGZDEDGRD!):I=.(!$15.?:]!^!!7070#330_#333#((高速数字系统中的信号完整性及实施方案作者：张绍军，黄振作者单位：张绍军(国防科技大学电子科学与工程学院,410073)，黄振(清华大学电子工程系,100084)刊名：电子技术应用英文刊名：APPLICATIONOFELECTRONICTECHNIQUE年，卷(期)：2002，28(11)被引用次数：11次参考文献(4条)1.JohnWiley.SonsEngineeringElectromagneticCompatibility20012.SteveKauferControllingcrosstalkinhigh-speeddigitalsystems19993.LynneGreenCrosstalkforPrintedCircuitBoardDesigners20004.任丽香.马淑芳TMS320C6000系列DSP的原理与应用2000相似文献(10条)1.期刊论文杨洪军.刘永亮.YANGHong-jun.LIUYong-liang信号完整性设计中的端接匹配技术-四川理工学院学报（自然科学版）2008,21(2)如何在高速PCB设计过程中充分考虑信号完整性因素,并采取有效的控制措施是当今PCB设计业界的一个热门课题.文章介绍了高速电路设计中的信号完整性问题,着重分析了端接匹配技术的原理和应用,并对不同端接类型给出了仿真分析结果,对实际电路设计调试有较大的指导意义.2.学位论文胡海欣高速PCB板级信号完整性问题研究2004电子设计领域的快速发展，使得由集成电路构成的电子系统朝着大规模、小体积和高速度的方向发展。随着芯片的体积越来越小，电路的开关速度越来越快，PCB的密度越来越大，以及信号的工作频率越来越高，如何正确处理板级信号完整性问题已经成为高速PCB设计能否成功的关键。课题首先介绍了传输线的类型和PCB的基本结构，分析了PCB结构对信号传输性能的影响。课题重点研究了板级信号完整性的关键技术-端接和串扰。在高速数字系统设计中，端接的好坏决定了系统的成败，本文仔细研究了端接技术的原理、类型以及各种端接方式的适用范围；针对高速PCB中普遍存在的串扰问题，仔细分析了串扰产生的原因和造成的危害，总结了一些减小串扰的措施。过去高速PCB布线时，过孔的阻抗常常被忽略，而正是这种过孔阻抗不连续所引起的反射，导致了严重的信号完整性问题。课题通过对PCB过孔的理论分析，提出了一种阻抗可控的过孔设计方法。应用这种方法，可以有效地解决传输线阻抗不连续的问题，借助于仿真工具对这种设计方法进行了仿真与验证。现代高速PCB设计中，电源的种类越来越多，一个平面存在多种电源的现象(电源分割技术)也越来越多地出现。课题中介绍了信号跨电源分割的基本原理，仔细分析了信号跨电源分割造成的危害，研究了数模混合PCB的设计方法。基于器件模型的板级信号完整性分析的PCB设计方法已成为现代高速PCB设计的主流。作为巨型机等重点工程PCB设计方法的探索与研究，课题中着重研究了目前主流的PCB仿真工具和仿真方法，仔细分析了器件模型的原理和建立方法，并通过实例，用仿真工具进行实际的仿真与分析，对重点工程PCB设计分析方法进行了有益的探讨。过去的PCB仿真，要加载SPICE模型才能完成，太复杂也很难实现，课题中采用加载IBIS模型进行信号完整性分析的方法，对影响板级信号完整性的各主要因素都进行了详细的仿真；另外，在板级仿真时，有时找不到合适的IBIS模型，通过分析信号的类型和IBIS模型的语法格式，提出一种利用同类I/OBuffer模型替代仿真的方法，从而解决了板级仿真的可实现性问题。3.会议论文经纬传输线端接对电磁兼容的影响2007通常可以使用传输线远端或近端端接来改善PCB上时钟信号和控制信号的信号完整性。对于不同的端接方法和不同的端接数值，也许在信号完整性方面差别不是很大，但对于沿传输线分布不同的电流和电压来说，EMC性能就会有所不同。本文研究了传输线端接方法对其EMC的影响。4.期刊论文王海娜信号完整性中的端接匹配和串扰分析-教育教学论坛2010,(9)信号完整性的噪声问题可归结为以下四类问题:反射,串扰,地弹和EMI.本文对引起信号完整性问题的端接匹配和串扰两个方面进行了初步的分析和研究,分别给出了一些改善的简单方法.5.期刊论文周鹏.刘会衡.黄秋元.祁存荣.ZhouPeng.LiuHuiheng.HuangQiuyuan.QiCunrong高速ECL数字电路中的端接技术-三峡大学学报（自然科学版）2005,27(3)高速数字电路中,各级电路在端接很容易出现信号完整性问题.串行端接是一种在源端进行阻抗匹配的端接技术,使得接收器可以收到完整的信号电压.戴维南并行端接可以有效地抑制过冲和欠冲,使得信号的摆幅缩小,增强了系统的噪声容限.采用上述的端接技术可在高速数字电路中实现信号的完整性传输.6.学位论文胡启翔高速数字电路的信号完整性分析及其应用2007随着集成电路开关速度的提高以及PCB板密度的增加，信号完整性问题已成为高速PCB设计必须关注的问题之一。元器件和PCB板的参数、元器件在PCB板上的布局、高速信号的布线等因素，都会引起信号完整性问题，导致系统工作不稳定，甚至完全不工作。如何在高速PCB设计过程中充分考虑信号完整性因素，并采取有效的控制措施，己成为当今PCB设计业界的一个热门课题。信号完整性是指信号在信号线上的质量，高速PCB的信号完整性问题主要包括反射、串扰、延迟、同步开关噪声和电磁干扰。在本文中介绍了信号完整性分析的相关基础理论。运用Hyperlynx信号完整性仿真软件并结合IBIS模型，对反射和串扰问题进行了分析，并以一块实际电路板为例，研究了如何利用仿真手段发现和解决该电路板信号完整性闯题的方法。本文的主要内容包括：(1)介绍了传输线理论，讨论了传输线上的反射，包括反射的发生机制、过阻尼和欠阻尼反射、多次反射和网格图；(2)介绍了能够解决反射问题的各种端接策略；通过仿真，对不同的端接策略进行了比较分析，并讨论了如何采取正确的端接方案；(3)详细介绍了串扰的发生机制，通过仿真，研究了影响串扰的各种因素，并总结了抑制串扰的一般方法。(4)以海事卫星通信全数字中频接收电路板为例，通过对该电路板进行仿真，找到其存在的信号完整性问题，并提出了有效解决方案。7.期刊论文吕昂.王晓勇基于Protel的信号完整性分析-浙江万里学院学报2003,16(4)文章讲述了信号完整性包含的内容、解决措施;介绍了利用Protel对PCB板进行信号完整性分析,并通过Protel仿真给出采用端接技术后信号质量的提高.8.学位论文畅艺峰多芯片组件高速电路的布局布线及信号完整性研究2006MCM技术是实现电子系统小型化、高性能化、多功能化和低成本化的关键途径之一，也是系统集成的一种重要手段。目前在研和即将研制的许多重点工程和武器系统，均提出了对MCM的迫切需求。随着频率的升高和上升沿的缩短，MCM高速电路封装所引起的信号完整性问题愈加严重。本文在对低、高频电路采用MCM方法封装实现的基础上，通过理论分析和建模仿真，对其所导致的信号完整性问题进行深入分析和模拟研究，分析引起MCM反射、延时、串扰、电磁干扰等信号完整性问题的因素，从而得到改善MCM高速电路特性的依据。本文主要工作和创新点如下：(1)从武器装备预先研究项目的具体要求出发，以检测器电路为例，通过零件库扩充、封装符号和多层布线基板设计等，论述了MCM高速电路的布局布线和封装过程。为了说明即使在低频时，MCM封装也具有明显优势，本文又以低频数字显示电路为例，通过总体方案设计、单元电路的仿真等，阐述了该电路的MCM实现过程，尚未见到国内外类似研究结果报道。(2)本文采用傅立叶级数展开方法来计算矩形脉冲、三角脉冲和半波余弦等波形的功率谱，可以得到明确的功率谱表达式，而且计算量较小，克服了已有自相关系数算法和傅立叶变换时移算法的不足。计算结果表明，选择上升时间最短或上升沿最陡、且功率谱较大的方波作为本文后续仿真的输入信号波形，可以较好地描述信号完整性问题与时钟频率和上升沿的关系。在此基础上，对第二章所述电路的仿真结果表明，当频率较高和上升沿较短时，会导致明显的信号完整性问题，如反射、串扰等。(3)基于分布参数系统分析方法，对传输线特性及并联、RC、Thevenin等端接方法进行了研究。在此基础上，深入分析了传输线损耗及其导致的上升时间变长效应和有损线特性阻抗、衰减等特性，得到了一些有价值的结论，为MCM高速电路信号完整性的改进奠定了基础。通过对影响反射的诸因素分析，可以得到消除或减小反射的方法。从项目具体要求出发，论文对容性负载、容性时延累加、有载线、感性突变等多种情况下的反射以及拐角和过孔的影响进行了仿真研究，并就MCM高速电路频域电磁干扰仿真中出现的两次峰值问题进行了初步的探索和研究工作。目前对并联、RC、Thevenin等电路端接方法已有文献报道，但本文就上述端接方法在MCM中的应用以及MCM高速电路电磁干扰仿真中出现的两次峰值问题的研究国内外鲜有报道。(4)从容性耦合和感性耦合的角度，分析了MCM高速电路串扰的产生。在此基础上，分别利用电路模型和MCM差分对模型两种描述方法对MCM近端、远端串扰及其影响因素进行了详细论述，并说明了串扰与时序和传输模式的关系。MCM高速电路信号完整性分析中引入差分对的概念，可以利用奇模阻抗和偶模延时等参数来较好地表征不同传输模式下的耦合效应。同时，本文还就MCM电源分配系统(PDS)和同步开关噪声进行了研究。通过对容性耦合电流和感性耦合电流所导致的近、远端串扰进行仿真，说明了采用增加隔离线布线方法后对串扰的改进。利用MCM差分对方法，对差分对中的电流分布和耦合效应以及差分信号和共模信号的端接等进行了研究，从而说明传输模式对MCM串扰的影响。目前关于MCM高速电路的电源分配系统和同步开关噪声的相关研究报道较少。(5)结合总装备部武器装备预先研究项目“SAR实时成像处理M