微机原理与接口技术(10)_存储器接口及人机接口及计算机总线技术

第六章存储器接口存储器是微型计算机系统中用来存放程序和数据的基本单元或设备。1、要求：系统对存储器的要求是容量大、速度快、成本低，但这三者在同一个存储器中不可兼得。2、解决：采用分级存储器结构，通常将存储器分为高速缓冲存储器、主存储器和外存存储器三级。中央处理器主存外存快存CPUM1M2M3三级存储器的结构示意图§6.1半导体存储器一、半导体存储器的分类1、半导体存储器的分类a、双极型存储器b、MOS型存储器2、按存取方式分类（1）随机存取存储器RAMa、静态RAMb、动态RAM（2）只读存储器ROMA、掩模式ROM;B、熔炼式可编程的PROM，C、可用紫外线擦除、可编程的EPROM;D、可用电擦除、可编程的E2PROM等。存储器级制造工艺存取方式电路性能主存储器MOS型RAM静态RAM动态RAMROM一次成型ROM可擦可编ROM高速缓冲存储器双极型RAM静态RAMMOS型RAM静态RAM下表列出了微机系统中最常用的半导体存储器。二、半导体存储器的主要性能指标衡量半导体存储器性能的主要指标有存储容量、存取时间、功能和可靠性。1、存储容量存储容量是指存储器所能存储二进制数码的数量，即所含存储元的总数。例如，某存储芯片的容量为1024×4，即该芯片有1024个存储单元，每个单元4位代码。2、存取时间存取时间是指从启动一次存储器操作到完成该操作所经历的时间，有时又称为读写周期。3、功耗功耗通常是指每个存储元消耗功率的大小，单位为微瓦/位（µW/位）或者毫瓦/位（mW/位）三、存储芯片的的组成地址译码器存储矩阵数据缓冲器012n-101m控制逻辑CSR/Wn位地址m位数据存储芯片组成示意图常用的存储芯片由地址译码器、控制逻辑电路、数据缓冲器、存储体四个部分组成。①地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。②控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。③数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。④存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。§6.2存储器接口技术一、存储器接口应考虑的几个问题1、存储器与CPU之间的时序配合;2、CPU总线负载能力;3、存储芯片的选用。二、存储器地址译码方法1、片选控制的译码方法常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。（1）线选法当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方法称为线选法。（1）1KBCS（2）1KBCS（3）1KBCS（3）1KBCS1111A10A11A13A11A0~A9线选结构示意图例：假定某微机系统的存储容量为4KB，CPU寻址空间为64KB（即地址总线为16位），所用芯片容量为1KB（即片内地址为10位）。那么，可用线选法从高6位地址中任选4位作为4块存储芯片的片选控制信号。如下图所示。①0400H—07FFH②0800H—0BFFH③1000H—13FFH④2000H—23FFH（2）全译码法采用全译码方式寻址64KB容量存储的结构示意图如下图所示.可见，全译码法可以提供对全存储空间的寻址能力。当存储器容量小于可寻址的存储空间时，可从译码器输出.例：CPU地址总线为16位，存储芯片容量为8KB。采用全译码方式寻址64KB容量存储器的结构如下图所示。①0000H—1FFFH②2000H—3FFFH③4000H—5FFFH④6000H—7FFFH8KB(2)CS8KB(1)CS8KB(8)CSA0~A12A13Y0Y1Y7全译码法结构示意图…A14A15ABCG1G2AG2B+5VGND2、地址译码电路的设计方法存储器地址译码电路的设计一般遵循如下步骤：①根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置；②根据所选用存储芯片的容量，画出地址分配图或列出地址分配表；③根据地址分配图或分配表确定译码方法并画出相应的地址位图；④选用合适器件，画出译码电路图。例1：某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路.设计的一般步骤:①该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H~3FFFH。其中0000H~1FFFH为EPROM区，2000H~3FFFH为RAM区。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM区RAM区地址分配图③根据所采用的存储芯片容量可知：ROM芯片需要４片，而RAM芯片需要８片，于是可画出地址分配如图所示。④确定译码方法并画出相应的地址位图。⑤根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码。A1174LS138ABCG2AG2BG1A12A13A14A15+5V译码器≥1≥1≥1≥1≥1≥1≥1≥1Y4Y1Y2Y3Y0Y5Y6Y71A10(1)(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)去4片EPROM去8片RAM片选控制译码电路图课内练习1：存储器连接电路下图所示，已知RAM芯片为4K×8位。试指出各块RAM的地址范围。课内练习2：某半导体存储器，ROM区有2KB，选用EPROM芯片（2K×4/片）；RAM区有3KB，选用RAM芯片（2KB/片和1KB/片）。地址总线A15~A0（低），双向数据总线D7~D0（低），读写信号线R/W。该存储器位于16位地址空间的低端。给出地址分配和片选逻辑，并画出存储器框图。§6.3主存储器接口一、存储芯片数据线的处理•若芯片的数据线正好8根：–一次可从芯片中访问到8位数据–全部数据线与系统的8位数据总线相连•若芯片的数据线不足8根：–一次不能从一个芯片中访问到8位数据–利用多个芯片扩充数据位–这个扩充方式简称“位扩充”1、位扩充2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE位扩充：若芯片的数据线不足8根，则需要在单元中进行位数的扩展A0︰︰A9D0︰︰︰D78I/O7I/O6I/O5I/O4I/O3I/O2I/O11024×1I/O地址线数据线例：用1024×1位的芯片组成1KRAM的方框图2、地址扩充（字扩充）D7～D0片选端D7～D0A19～A10A9～A0（2）A9～A0CE（1）A9～A0D7～D0CE译码器0000000001000000000001.G2A12AY+5V.GC7Y.G2BAYA.11A110.B.A...AI/O1024×8RAM1000R/W7R/W1R/W...9A1024×8RAM90...A0I/OR/WA1024×8RAMCS9AACSI/O91AA...A1CS1AA0I/O0I/OI/O0I/O1I/O1I/O17I/O7I/O7I/O...............用8片1K×8位RAM构成的8K×8位RAM。二、EPROM与CPU的接口•目前广泛使用的典型EPROM芯片有Intel公司生产的2716、2732、2764、27128、27256、27512等;分别有27,28,29系列;•其容量分别为2K×8位至64K×8,512K×8位;•封装形式:前两种为24脚双列可直插式封装，后几种为28脚双列直插式封装。另外有贴片封装.1、芯片特性Intel2716•容量为16K（2K×8位);•存取时间:约450ns;•单一的+5V电源。1241213A7A1A0O0O1O3GNDVCCA8A9VPPOEA10O3O7CE/PGMIntel2716芯片引脚排列图2、接口方法Intel2716芯片与8位CPU的连接方法如下：①低位地址线、数据线直接相连；②工作电源VCC直接与+5V电源相连，编程电源通常由开关控制；③CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用下图所示的3种方法。Intel2716芯片与CPU的连接方法A0~A10译码器A11~A15≥1A0~A102716CEM访问RDOEDOUT（a）A0~A10译码器A11~A15A0~A102716CEOE≥1M访问RDDOUT（b）A0~A10译码器A11~A15A0~A102716CEM访问RDOEDOUT（c）例：用2716EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为A0～A15，数据线为D0～D7，“允许访存”控制信号为M，读出控制信号为RD。画出EPROM与CPU的连接框图。74LS138G2AG2BG1D0~D7A0~A10Y0CPUA11~A13MO0~O72716(2)OECEO0~O72716(1)OECEO0~O72716(3)OECE+5V+25VVPPVCC+5VGNDRDY1Y7+5V……EPROM与CPU连接框图2k2k三、SRAM与CPU的接口常用的SRAM芯片有:•Intel公司生产的2114、2128、6116、6264、62256等。如HY6116，HM62256，HM628128,等等•容量:1K×4,1K×8,2K×8,8K×8,…512K×8•现以2114芯片为例对SRAM的芯片特性和接口方法进行介绍。1、芯片特性Intel2114是一种存储容量为1K×4位，存取时间最大为450ns的SRAM芯片。如下图：符号引脚名A0~A9地址输入I/01~I/04数据输入/输出CS-片选WE-写允许VCC、GND电源、地A5A0A2A1CS-1211418VCCA9I/O1A6A4A3A7A8I/O2I/O４WE-910I/O３GND例：用Intel21141k*4位的芯片，构成一个2KBRAM系统。每一片为1024*4位，故2KBRAM共需要4片每片有10条地址线，直接接到CPU的地址总线的A0-A9,可寻址1k。例：若有一单板机，具有用8片2114构成的4KBRAM，连线如下图所示，若以每1KBRAM作为一组，则此4组RAM的基本地址是什么?地址有没有重叠区，每—组的地址范围为多少?解：RAM的基本地址为：第一组0000一03FFH第二组4000一43FFH第三组8000一83FFH第四组C000一C3FFH地址有重叠区。每一组的地址范围为0000一3FFH(1024个字节)。例：下图是用27256和62256扩展8088系统的存储器连接图，试写出各存储器芯片的地址范围。Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0MEMRMEMWD7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOED7D6D5D4D3D2D1D0D7D6D5D4D3D2D1D074LS1386225627256IC1IC0DBABA19作业：1、用2114（1K×4）SRAM芯片组成容量为4K×8位的存储器。2、某半导体存储器，ROM区有2KB，选用EPROM芯片（2K×4/片）；RAM区有3KB，选用RAM芯片（2KB/片和1KB/片）。地址总线A15~A0（低），双向数据总线D7~D0（低），读写信号线R/W。该存储器位于16位地址空间的低端。给出地址分配和片选逻辑，并画出存储器框图。3、若某微机有16条地址线，现用SRAM2114（1K×4位）存储芯片组成存储系统，问采用线选译码时，系统的存储容量最大为多少？需要多少个2114存储器芯片？4、用1024×1位的RAM芯片组成16K×8位的存储器，