EDA技术与Verilog设计 第3章

第3章典型FPGA/CPLD的结构与配置3.1典型FPGA的结构查找表逻辑结构查找表LUT输入1输入2输入3输入4输出Cyclone系列器件的结构与原理CycloneLE结构图Cyclone系列器件的结构与原理CycloneLE普通模式data1addnsubdata2data34-inputLUT4-inputLUTcindata4RegRegsloadsclearaloadclockenaaclr行、列直连线布线LUT链寄存器链行、列直连线布线行、列直连线布线寄存器链输入Cyclone系列器件的结构与原理CycloneLE动态算术模式同步装载清零逻辑寄存器两个2输入LUT(进位)寄存器控制信号寄存器链输入Data1Data2Data3行、列和直连线布线局部布线两个2输入LUT(和)寄存器链输出addnsub进位输出逻辑进位输入逻辑LAB进位输入进位输入0进位输入1进位输出1进位输出0Cyclone系列器件的结构与原理CycloneLAB结构LE1LE2LE3LE4LE5LE6LE7LE8LE10LE9LE1LE2LE3LE4LE5LE6LE7LE8LE10LE94444444444控制信号局部互连LAB输入信号LUT链和寄存器链LE反馈信号连线Cyclone系列器件的结构与原理LAB阵列Cyclone系列器件的结构与原理LAB控制信号生成CLR2CLR1ASYNCLOAD/LABPRESYNCLOADCLK1CLKENA1LAB行Clock至每个寄存器/6CLK2CLKENA2SYNCCLRADDNSUB局部互连局部互连局部互连局部互连局部互连局部互连Cyclone系列器件的结构与原理快速进位选择链Le1Le2Le3Le4和1和2和3和4A1B1A2B2A3B3A4B4LE4LE2Le3LE101LE3LE5和5A5B5LE6LE7LE801LE9LE10和6和7和8和9和10LAB进位输出A6B6A7B7A8B8A9B9A10B10Le1Le2Le3Le4A1B1A2B2A3B3A4B4LE4LE2Le3LE101LAB进位输入LE3LE5A5B5LE6LE7LE801LE9LE10A6B6A7B7A8B8A9B9A10B10A+B+1ABA+B+0LAB进位输入10进位输入0进位输出0A+B+1A+B+0进位输出1和100101进位输入12输入LUTLUT链和寄存器链的使用Cyclone系列器件的结构与原理LE1LutDQDQLE2DQDQLEs3-10LUT链寄存器链LutLVDS连接Cyclone系列器件的结构与原理Cyclone器件接收器件外接电阻网路外接终端电阻MAX7128S的结构1．逻辑阵列块(LAB)3.2典型CPLD的结构MAX7000系列的单个宏单元结构2．宏单元3．扩展乘积项局部连线共享扩展项提供的“与非”乘积项宏单元的乘积项逻辑宏单元的乘积项逻辑共享扩展乘积项结构3．扩展乘积项并联扩展项馈送方式4．可编程连线阵列(PIA)PIA信号布线到LAB的方式5．I/O控制块EPM7128S器件的I/O控制块3.3编程与配置引脚12345678910PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GNDJATG模式TCKGNDTDOVCCTMS---TDIGND下载接口引脚信号名称USB-Blaster下载电缆JTAG方式的在系统编程CPLD编程下载连接图JTAG方式的在系统编程多CPLD芯片ISP编程连接方式使用PC并行口配置FPGAPS模式，FLEX10K配置时序使用PC并行口配置FPGA多FPGA芯片配置电路FPGA专用配置器件FPGA的配置电路原理图FPGA专用配置器件EPCS器件配置FPGA的电路原理图使用单片机配置FPGA用89C52进行配置使用CPLD配置FPGA使用单片机配置的缺点：1、速度慢，不适用于大规模FPGA和高可靠应用；2、容量小，单片机引脚少，不适合接大的ROM以存储较大的配置文件；3、体积大，成本和功耗都不利于相关的设计。习题3-1OLMC有何功能？说明GAL是怎样实现可编程组合电路与时序电路的。3-2什么是基于乘积项的可编程逻辑结构？3-3什么是基于查找表的可编程逻辑结构？3-4FLEX10K系列器件中的EAB有何作用？3-5与传统的测试技术相比，边界扫描技术有何优点？3-6解释编程与配置这两个概念。