微机原理与接口技术――半导体存储

第六章半导体存储器6.1存储器的分类和主要性能指标6.2存储器的组织结构及读写电路6.3存储器与CPU的连接6.3现代内存简介6.4高速缓冲存储器Cache第六章半导体存储器6.1存储器的分类和主要性能指标存储器存储器用来存储二进制位(0或1)的部件。存储器是计算机的基本组成部分,用来存放工作所需的程序或数据。存储器在传统上分为内存和外存,随着技术的发展,在内存上面又加了一级存储器,称为高速缓存器。Cache与内存储器高速缓冲存储器这个存储器所用芯片都是高速的,其存取速度可与微处理器相匹配,容量由几十K～几百K字节,通常用来存储当前使用最多的程序或数据。内存储器,速度要求较快(低于Cache),有一定容量(受地址总线位数限制),一般都在几十兆字节以上。1.半导体存储器的分类RAM：随机存取存储器（RandomAccessMemory）又称读写存储器•静态RAM（StaticRAM，简称SRAM）•动态RAM（DynamicRAM简称DRAM）ROM：只读存储器（ReadOnlyMemory）•掩模式ROM•可编程序只读存储器PROM（ProgammableROM）•可改写的只读存储器EPROM（ErasableProgrammableROM）MOS型RAM⒈静态RAM(即SRAM),其存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失,但集成度低。⒉动态RAM(即DRAM),存储单元电路以电容为基础,电路简单,集成度高,功耗低,因电容漏电,需定时刷新。⒊组合RAM(即IRAM),附有片上刷新逻辑的DRAM,兼有SRAM和DRAM的优点。第六章半导体存储器⒋非易失RAM(即NVRAM)它是由SRAM和E2PROM共同构成的存储器,正常运行时和SRAM一样,而在掉电或电源故障时,把SRAM的信息保存在E2PROM中,NVRAM多用于存储非常重要的信息和掉电保护。ROM只读存储器ROM在使用过程中,只能读出存储的信息,而不能用通常的方法写入信息,分为如下几种:⒈掩膜ROM,按用户要求掩膜制成,只能读,无法再改写,适合存储成熟的程序,大量生产时,成本低。⒉可编程ROM(PROM),为空白存储器,用户一次性写入,写入后不能更改,适合批量生产。⒊可擦除的PROM(EPROM),用户按规定方法可多次改写内容,改写时先用紫外线擦除,适合于研制和开发。⒋电可擦除的PROM(E2PROM),能以字节为单位进行擦除和改写,并可直接在机器内进行擦除和改写,方便灵活。5、闪速存储器(FlashMemory)是80年代末推出的新型存储芯片,它的主要特点是在掉电情况下可长期保存信息,具有非易失性，原理上看象ROM；但又能在线进行快速擦除与改写,功能上象RAM,因此兼有。E2PROM和SRAM的优点。其集成度与价格己接近EPROM，是替代EPROM和E2PROM的理想器件。2.存储器的主要性能指标存储容量存储bit的数量，一般描述为mXnm为单元数量，n每单元bit数。例如：64KX8，2KX4最大存取时间功耗可靠性集成度6.2存储器的组织结构及读写电路1.存储器的结构ROM写入前写入后第六章半导体存储器SRAM的(CMOS)存储电路典型SRAM的(CMOS)存储器芯片第六章半导体存储器单管DRAM存储器结构典型DRAM存储器芯片RAM的结构及存储矩阵64KX4第六章半导体存储器D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D7由剩余的高位地址信号A13---A19经过译码产生片选信号6.3存储器与CPU的连接1.译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将直接连接存储器芯片地址脚剩余的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。基本译码方式包括：全译码–全部剩余地址信号参加译码部分译码–部分剩余地址信号参加译码第六章半导体存储器第六章半导体存储器第六章半导体存储器Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片选信号输出译码允许信号地址信号（接到不同的存储体上）74LS138逻辑图：2.74ls138译码器介绍11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B74LS138的真值表：（注意：输出低电平有效）可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即Y=f(A,B,C)也可用两片74ls138组成4/16译码器74ls138译码器举例如下构成的存储器电路：•八片2764（8Kx8）的地址范围：由于74Ls138G1,G2b接法，A19A18A17A16为高电平，所以，8片2764地址范围是：1111,XXXX,XXXX,XXXX,XXXX–200F0000h----0FFFFFH•第一片2764（Chip0）的地址范围：abc=0001111,000X,XXXX,XXXX,XXXX1111,0000,0000,0000,0000min0F0000H1111,0001,1111,1111,1111max0F1FFFH74ls138举例地址范围为：38000H~39FFFHD0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0第六章半导体存储器•上图地址范围的确定：A19A18A17A16A15A14A13A12-----A00011100X---X地址范围为：38000H~39FFFHRAM容量的表示如：I2114：1K*4bit数据线：4根地址线：10根1K=2的10次方又如：4K*8的RAM的数据线=？地址线=？3、RAM与CPU的连接既三总（AB、DB、CB）线连接例如2114(1K*4)与8088CPU的连接,要求组成容量为2K*8的存储器。线选方式有些地址线不参加译码,电路简单,但地址不唯一,有重叠,存储器容量小时可采用。例如系统RAM为2K的情况下,为了区分不同的两个1K,可用A15～A10中任一位来控制片选端。例用A11来控制：例1：RAM的字、位扩展用SRAM芯片（1Kx4bit）组成4KB存储器，地址总线为A15-A0双向数据总线D7-D0读写信号R/W，试设计存储器并画出其与CPU的连接，要求分析芯片地址分配情况。分析设计的步骤1.计算芯片数2.分析使用芯片的地址线数和数据线数3.分析目标存储器的地址线及数据线，设计片选逻辑4.画电路图例2：容量不同的芯片的扩展用SRAM芯片（1K*4、2K*8）组成4KB存储器，地址总线为A15-A0双向数据总线D7-D0读写信号R/W，试设计存储器并画出其与CPU的连接，要求分析芯片地址分配情况。例3：RAM和ROM共存的扩展用1K*4RAM、2K*8RAM、芯片及2K*4ROM芯片组成5KB存储器，地址总线为A15-A0双向数据总线D7-D0读写信号R/W，试设计存储器并画出其与CPU的连接，要求大容量芯片安排在地址低端，并分析芯片地址分配情况。例4：已知地址分配设计存储器存储器地址空间分配为：ROM区2000H-27FFH，RAM区2800H-33FFH，选用芯片为EPROM2KB/片和RAM2KB/片、RAM1KB/片，地址总线为A15-A0（低）双向数据总线D7-D0（低）读写信号R/W，试设计存储器并画出其与CPU的连接，要求分析芯片地址分配情况。第六章半导体存储器6.3现代内存简介内存条的构成（1）内存芯片（2）桥路电阻：进行阻抗匹配和信号衰减（3）电容：用于滤除高频干扰（4）EEPROM：PC100、PC133等，SDRAM以后的产品中才有EEPROM（2KB），存放着内存的速度、容量、电压等基本参数，称为SPD参数，便于主板自动识别。第六章半导体存储器6.4高速缓冲存储器Cache1．概述主要为了解决计算机内不同运行部件的匹配问题CPUCache主存DB2．高速缓冲存储器的组成和结构第六章半导体存储器3．高速缓存Cache的地址映象功能三种方式：全关联映象直接映象组关联映象第六章半导体存储器4．Cache内容的替换