IC模拟版图设计-2011最新版

第一部分：了解版图1.版图的定义2.版图的意义3.版图的工具4.版图的设计流程第二部分：版图设计基础1.认识版图2.版图组成两大部件3.版图编辑器4.电路图编辑器5.了解工艺厂商第三部分：版图的准备1.必要文件2.设计规则3.DRC文件4.LVS文件第四部分：版图的艺术1.模拟版图和数字版图的首要目标2.首先考虑的三个问题3.匹配4.寄生效应5.噪声6.布局规划7.ESD8.封装第一部分：了解版图1.版图的定义2.版图的意义3.版图的工具4.版图的设计流程1.版图的定义：版图是在掩膜制造产品上实现电路功能且满足电路功耗、性能等，从版图上减少工艺制造对电路的偏差，提高芯片的精准性。第一部分：了解版图电路图版图2.版图的意义：1）集成电路掩膜版图设计师实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。2）它需要设计者具有电路系统原理与工艺制造方面的基本知识，设计出一套符合设计规则的“正确”版图也许并不困难，但是设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图缺不是一朝一夕能学会的本事。3.版图的工具：–CadenceVirtuosoDraculaAssuraDiva–Mentorcalibre–Springsoftlaker熟悉所需文件对电路的了解版图布局布线第一部分：了解版图DRC/LVSGDSIItoFAB工艺厂商提供：.tf.displayDesignrule、DRCLVS文件、PDK、ESD文件、金属阻值文件第二部分：版图设计基础1.认识版图2.版图组成两大部件2.1器件2.2互连3.版图编辑器4.电路图编辑器5.了解工艺厂商PolyPolyM1M1CTM2M21.认识版图2.版图是电路图的反映，有两大组成部分2.1器件2.1.1MOS管2.1.2电阻2.1.3电容2.1.4三极管（省略）2.1.5二极管（省略）2.1.6电感（省略）2.2互连2.2.1金属（第一层金属，第二层金属……）2.2.2通孔2.1器件2.1.1MOS管NMOSNMOSPMOSPMOSMOS管剖面图2.1器件2.1.1MOS管NMOSNMOS工艺层立体图工艺层立体图NMOSNMOS版图版图2.1器件2.1.1MOS管1)NMOS管以TSMC，CMOS，N单阱工艺为例NMOS管，做在P衬底上，沟道为P型，源漏为N型2)包括层次：NIMP，N+注入DIFF，有源区Poly，栅M1，金属CONT，过孔3)MOS管的宽长确定4)当有PCELL时;当无PCELL时NMOSNMOS版图版图2.1器件2.1.1MOS管1)NMOS管以TSMC，CMOS，N单阱工艺为例PMOS管，做在N阱中，沟道为N型，源漏为P型2)包括层次：NWELL，N阱PIMP，P+注入DIFF，有源区Poly，栅M1，金属CONT，过孔3)MOS管的宽长确定PMOSPMOS版图版图反向器2.1器件器件版器件版图图器件剖面图及俯视图器件剖面图及俯视图2.1.1MOS管1)反向器2)NMOS，PMOS3)金属连线4)关于ButtingContact部分2.1器件2.1器件2.1.2电阻选择合适的类型，由电阻阻值、方块电阻值，确定W、L；R=L/W*R0电阻类型电阻版图2.1器件2.1.3电容1)电容值计算C=L*W*C02)电容分类：poly电容MIM电容基于单位面积电容值MOS电容源漏接地，基于栅电容，C=W*L*CoxMIM电容版图MOS电容版图2.2互连1)典型工艺CMOSN阱1P4M工艺剖面图连线与孔之间的连接建立LIBRARY3.版图编辑器1)virtuoso编辑器CIW窗口3.版图编辑器2)virtuoso编辑器--LibrarymanagerCIW窗口3.版图编辑器3)virtuoso编辑器--建立cell3.版图编辑器4)virtuoso编辑器--工作区和层次显示器LSW工作区域3.版图编辑器5)virtuoso编辑器--版图层次显示（LSW）3.版图编辑器6)virtuoso编辑器--版图编辑菜单3.版图编辑器7)virtuoso编辑器--显示窗口3.版图编辑器8)virtuoso编辑器--版图显示3.版图编辑器9)virtuoso编辑器--数据流格式版图输出4.电路图编辑器1)virtuoso编辑器--电路图显示4.电路图编辑器2)virtuoso编辑器--电路器件及属性4.电路图编辑器3)virtuoso编辑器--电路添加线名、端口及移动窗口4.电路图编辑器4)virtuoso编辑器--建立SYMBOLVIEW电路图Symbol图4.电路图编辑器5)virtuoso编辑器--建立SYMBOL操作4.电路图编辑器6)virtuoso编辑器--CDL输出操作4.电路图编辑器7)virtuoso编辑器--CDL输出5.了解工艺厂商SMIC--中芯国际CSMC–华润上华TSMC--台积电UMC--台联电Winbond--华邦先锋宏力华虹NEC比亚迪新进厦门集顺深圳方正无锡和舰……第三部分：版图的准备1.必要文件2.设计规则3.DRC文件4.LVS文件1.必要文件PDK*.tfdisplay.drfDRCLVScds.lib.cdsenv.cdsinit2.设计规则2.1版图设计规则——工艺技术要求2.20.35um，0.25um，0.18um，0.13um，不同的工艺N阱DIFFPolyMetalContVia……2.3最小宽度2.4最小间距2.4最小覆盖等等2.设计规则1)PMOS的形成2.设计规则2)调用PCELL2.设计规则3)DesignRule2.设计规则4)规则定义2.设计规则4)规则定义4.1NW（NWELL）2.设计规则4)规则定义4.2PO(Poly)2.设计规则4)规则定义4.3M1(Metal1)2.设计规则4)规则定义4.4VIA3.DRC文件3.1DRC:DesignRuleCheck，设计规则检查。3.2DRC程序了解有关你工艺的所有必需的东西。它将着手仔细检查你所有布置的一切。5/1000=0.005DRC文件3.DRC文件3.3举例说明nwell的DRC文件NWDRC4.LVS文件4.1LVS:layoutversusschematic，版图与电路图对照。4.2LVS工具不仅能检查器件和布线，而且还能确认器件的值和类型是否正确。4.LVS文件4.3Environmentsetting：1)将决定你用几层的金属，选择一些你所需要的验证检查。2)选择用命令界面运行LVS，定义查看LVS报告文件及LVS报错个数。关闭ERC检查定义金属层数用命令跑LVS的方式LVSCOMPARECASENAMESSOURCECASEYESLAYOUTCASEYES4.LVS文件4.4layermapping:1)右图描述了文件的层次定义、层次描述及gds代码；2)Map文件是工艺转换之间的一个桥梁。4.LVS文件4.5Logicoperation:定义了文件层次的逻辑运算。4.LVS文件4.6DefinedDevices:右图定义器件端口及器件逻辑运算。4.LVS文件4.7Checktolerance:右图定义检查器件属性的误差率，一般调为1%。4.LVS文件4.8LVS电路与版图对比电路图版图4.LVS文件4.9LVS网表对比电路网表版图网表电路网表与版图网表完全一致的结果显示（Calibre工具）版图网表转换为版图Back第四部分：版图的艺术1.模拟电路和数字电路的首要目标模拟电路关注的是功能1)电路性能、匹配、速度等2)没有EDA软件能全自动实现，所以需要手工处理数字电路关注的是面积1)什么都是最小化2)Astro、appollo等自动布局布线工具2.首先考虑的三个问题3.匹配3.1中心思想：1）使所有的东西尽量理想，使要匹配的器件被相同的因素以相同的方式影响。2）把器件围绕一个公共点中心放置为共心布置。甚至把器件在一条直线上对称放置也可以看作是共心技术。2.1）共心技术对减少在集成电路中存在的热或工艺的线性梯度影响非常有效。3.匹配3.2匹配问题3.2.1差分对、电流镜……3.2.2误差3.2.3工艺导致不匹配1）不统一的扩散2）不统一的注入3）CMP后的不完美平面3.2.4片上变化导致不匹配1）温度梯度2）电压变化3.匹配3.3如何匹配1）需要匹配的器件尽量彼此挨近芯片不同的地方工作环境不同，如温度2）需要匹配的器件方向应相同工艺刻蚀各向异性如对MOS器件的影响3）选择单位器件做匹配如电阻电容，选一个中间值作为单位电阻（电容），串并得到其它电阻（电容）单位电阻电容彼此靠近方向相同放置，相对匹配精度较好4）叉指型结构匹配5）虚拟器件使器件的中间部位与边缘部位所处环境相同刻蚀时不会使器件自身不同部位不匹配6）保证对称性6.1轴对称的布局6.2四角交叉布局6.2.1缓解热梯度效应和工艺梯度效应的影响6.2.2连线时也要注意对称性同一层金属同样多的瞳孔同样长的金属线6.3器件之间、模块之间，尽量让所有东西布局对称7）信号线匹配7.1差分信号线，彼此靠近，相同长度7.2寄生效应相同，延迟时间常数相同，信号上升下降时间相同8）器件尺寸的选择8.1相同的宽度8.2尺寸大些8.2.1工艺刻蚀偏差所占的比例小些DUMMY管使边界条件与内部相同DUMMY管短路减小寄生贡献3.匹配3.4MOS管3.匹配3.4MOS管1）轴对称匹配3.匹配3.4MOS管2）匹配金属连线拆为相同数目的finger排列成：AABBAABB或者ABBAABBA3.匹配3.4MOS管3）MOS管的匹配3.匹配3.4MOS管4）中心对称3.匹配3.4MOS管5）有相同节点时3.匹配3.4MOS管6）差分的匹配6.1）一种需要高度匹配的电路技术就是所谓的差分逻辑。6.2）在coms逻辑中，每个信号只有一条导线来传送低或高电平，由此来决定逻辑状态。6.3）在差分逻辑中每个信号有两条导线，确定在两条导线上两个信号之间的差就告诉了你逻辑状态。特别注意匹配问题两MOS管源端相同时中心对称实例7）差分的匹配版图（一）8）差分的匹配版图（二）使用单位电阻3.匹配3.5电阻3.匹配3.5电阻--叉指结构使用单位电容3.匹配3.6电容3.6.1电容匹配3.匹配3.6电容3.6.2电容匹配右图为一个电容中心版图的布局。一片容性组由比率为1：2：4：8：16的电容组成，右图的布局方法使全局误差被均化。1：2：4：8：16的电容匹配版图3.匹配3.7匹配规则1）把匹配器件相互靠近放置；2）使器件保持同一个方向；3）选择一个中间值作为你的根器件；4）采用指状交叉方式；5）用虚设器件包围起来；6）四方交叉你的成对器件；7）匹配你布线上的寄生参数；8）使每一样东西都很对称；9）使差分布线一致；10）使器件宽度一致；11）总是与你的电路设计者交流；12）注意邻近的器件；4.寄生效应4.1寄生的产生1）两种材料之间会有寄生电容2）电流流过之处会有寄生电阻3）高频电路导线具有寄生电感4）器件自身也有寄生效应5）影响电路的速度，改变频响特性4.2寄生电容1）金属与衬底之间的平板电容最重要的寄生问题通过衬底耦合到其它电路上2）金属线之间的平板电容3）金属线之间的边缘电容4.2寄生电容4）特定的工艺中，随着金属层次越高，最小宽度越大。M1离衬底最近，单位面积电容越大。M4走供电总线，M3用作二级供电，如下图所示M2的寄生电容最小。根据设计要求选择最小寄生电容层次当层次离衬底越来越远时单位面积的电容越来越小，但最小宽度却在增大。4.2寄生电容4.2.1减小寄生电容的方法寄生电容＝金属线宽×金属长度×单位面积电容1）敏感信号线尽量短2）选择高层金属走线最高层金属，离衬底最远，单位面积电容最小3）敏感信号彼此远离4）不宜长距离一起走线5）电路模块上尽量不要走线6）绕开敏感节点4.3寄生电阻