组成原理复习试题

3.14设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线带宽是多少？解：一秒有8M个时钟周期，即总线周期。总线带宽：8M*16b=128Mbps=16MBps3.15在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可以采取什么措施？解：一秒有66M个时钟周期，又已知最短总线传输周期为4个时钟周期，则一秒最多有66M/4个总线周期。总线宽度为32位，4个字节。最大数据传输率：（66M/4）*4B=66MBps=528Mbps若想提高数据传输率，可以：增加总线宽度、提高时钟频率3.16异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终值位。若要求每秒传送120个字符，试求传送的波特率。解：传送一个字符需要1+8+1+2=12位。又已知一秒传送120个字符，波特率：120*12=1440bps4.15设CPU共有16根地址线，8根数据线，并用MREQ(低电平有效)作为访存控制信号，R/W作读/写命令信号(高电平为读，低电平为写)。现有存储芯片：ROM（2K*8位，4K*4位，8K*8位），RAM（1K*4位，2K*8位，4K*8位）及74138译码器和其他门电路（门电路自定义）。试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接图。要求如下：(1)最小4K地址为系统程序区，4096~16383地址范围为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。解：（1）地址空间分配图：用户程序区RAM12K*8系统程序区ROM4K*8选片：ROM：选择4K×4位芯片2片，位并联RAM：选择4K×8位芯片3片，字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH,RAM3地址范围为:3000H-3FFFH)另一种方法：ROM选择2片2K*8的芯片4.16CPU假设同上题，现有8片8K*8位的RAM芯片与CPU相连。(1)用74138译码器画出CPU与存储芯片的连接图。(2)写出每片RAM的地址范围。(3)如果运行时发现不论往哪片RAM写入数据，以A000H为起始地址的芯片都有与其相同的数据，分析故障原因。(4)根据(1)的连接图，若出现地址线A13与CPU断线，并搭接到高电平上，将会出现什么后果？CPURAM074138RAM1D0D7A12A00Y1Y2Y7YA15A14A13MREQA2GB2G1GABCCSCSCS...........................RAM7......W/RWEWEWE+5V（2）地址空间分配图：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH(3)如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为：该存储芯片的片选输入端很可能总是处于低电平。假设芯片与译码器本身都是好的，可能的情况有：1）该片的CS端与WE端错连或短路；2）该片的CS端与CPU的MREQ端错连或短路；3）该片的CS端与地线错连或短路。4)74138的Y5端始终输出低电平。(4)如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间（偶数片）将永远访问不到。若对A13=0的地址空间（偶数片）进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。RAM0,RAM2，RAM4，RAM6四片芯片始终无法输出。4.28设主存容量256K字，Cache容量2K字，块长为4.(1)设计Cache地址格式，Cache中可装入多少数据块。(2)在直接映射方式下，设计主存地址格式。(3)在四路组相联映射方式下，设计主存地址格式。(4)在全相联映射方式下，设计主存地址格式。(5)若存储字长为32位，存储器按照字节寻址，写出上述三种映射方式下主存的地址格式。解:（1）Cache2K字，每块4字，可装入211/22=29=512块，则Cache的地址格式块号字块内地址92（2）直接映射主存256K字，共18位地址。主存的地址格式主存字块标记Cache字块地址字块内地址792（3）四路组相联映射。每组4块，Cache共29/4=27组，主存地址格式（4）全相联映射主存的地址格式主存字块标记字块内地址162主存字块标记组地址字块内地址9724.29假设CPU执行某段程序时，共访问Cache命中4800次，访问主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少？解：命中率：平均访问时间：效率：性能提高了倍4.30一个组相联映射的Cache由64块组成，每组包含4块。主存包含4096块，每块由128个字组成，访存地址为字地址。试问主存和Cache的地址各为几位？画出主存的地址格式。主存字块标记组地址字块内地址847解：一块128个字，访存地址为字地址，用7位表示块内地址。主存4096块，共212*27=219字，地址19位。Cahce64块，共26*27=213字，地址13位。Cahce64块，每组4块，共16组。直接映射主存字块标记Cache字块地址字块内地址794四路组相联映射主存字块标记组地址字块内地址974全相联映射主存字块标记字块内地址164（5）若一字32位(4B)，访存地址为字节，则主存地址20位.其它条件没变，一块4字，共16B，块内地址4位4.31设主存容量为1MB，采用直接映射方式的Cache容量为16KB,块长为4，每字32位。试问主存地址为ABCDEH的存储单元在Cache中的什么位置？主存字块标记Cache字块地址字块内地址6104解：一块4个字，一字32位(4B)，则一块16B，用4位表示块内地址。主存1MB，地址20位。主存共220/24=216块。Cahce16KB，地址14位。Cache共214/24=210块。直接映射方式下主存地址划分如下：主存地址为ABCDEH写成二进制为：10101011110011011110最后4位为块内地址，1110B=EH中间10位是其在Cache中的字块地址，1111001101=3CDHABCDEH内存单元在Cache中的3CDH块，块内地址为EH。4.32设某机主存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映象（即Cache每组内共有4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数；（2）设Cache的初态为空，CPU依次从主存第0、1、2……89号单元读出90个字（主存一次读出一个字），并重复按此次序读8次，问命中率是多少？（3）若Cache的速度是主存的6倍，试问有Cache和无Cache相比，速度提高多少倍？解：（1）一块8个字，一字32位（4B），则一块32B，用5位表示块内地址。主存4MB，地址22位。主存共222/25=217块。Cache16KB，地址14位。Cache共214/25=29块。四路组相连，一组4块，所以Cache共29/4=27组。所以主存地址划分如下：（2）由于每块有8个字，而且Cache初始状态为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache的第0组中的任意一块，接着CPU读1~7号内存单元时均命中。同理，CPU读第8、16、24、32、40、48、56、64、72、80、88号单元时均未命中。可见CPU在连续读90个字中，共有12次未命中。而后7次循环读90个字全部命中，命中率为：主存字块标记组地址字块内地址775（3）设Cache的访问周期为t，则主存的访问周期为6t，则有Cache和无Cache相比，速度提高的倍数为：4.38磁盘组有6片磁盘，最外两侧盘面可以记录，存储区域内径22cm，外径33cm，道密度为40道/cm，内层密度400位/cm，转速3600转/分。（1）共有存储面可用？（2）共有多少柱面？（3）盘组总存储容量是多少？（4）数据传输率是多少？12个存储面可用（2）柱面个数：((33-22)/2)*40=220（3）盘组总容量：π*22cm*400b/cm*220*12=72948480b=9118560B=8.7MB（4）数据传输率：每道容量：π*22*400=27632b=3.8KB每分钟60转，一转读取一个磁道信息，所以数据传输率为：解：（1）每道容量*60=27632*60=1657920bps4.39某磁盘存储器转速3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最小磁道直径230mm，共有275道，求：（1）磁盘存储器的存储容量。（2）最高位密度（最小磁道的位密度）和最低位密度。（3）磁盘数据传输率。（4）平均等待时间。容量：解:(1)12288B*275*4=13516800B=13200KB=12.89MB(2)最高位密度：12288*8b/(π*230mm)=136b/mm最低位密度：(3)数据传输率：50rps*12288B=614400Bps=4915200bps(4)平均等待时间：4.41设有效信息为110，试用生成多项式G(x)=11011将其变成CRC码。4.42有一个（7,4）码，生成多项式G(x)=x3+x+1，写出代码1001的CRC码。解：有效信息M(x)=1001=x3+1(n=4)G(x)=x3+x+1=1011由k+1=4，得k=3将有效信息左移3位后再被G(x)模2除，即M(x)*x3=1001000=x6+x3所以M(x).x3+R(x)=1001000+110=1001110为CRC码模2除•设某机配有A、B、C、D四台外设，其硬件排队优先次序为ABCD，其中断处理优先次序如下表中各外设的屏蔽字所示：•⑴画出A、B、C、D四个中断源硬件排队判优电路；•⑵若四台外设同时提出中断请求，画出CPU执行程序的轨迹。设备屏蔽字ABCDA1101B0100C1111D0101•根据题意，各外设中断处理优先次序为CADB