中规模集成电路的应用

第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用本章知识要点：●熟悉常用中规模通用集成电路的逻辑符号、基本逻辑功能、外部特性和使用方法；●用常用中规模通用集成电路作为基本部件，恰当地、灵活地、充分地利用它们完成各种逻辑电路的设计，有效地实现各种逻辑功能。第七章中规模通用集成电路及其应用2主要内容•中规模通用集成电路概述•常用中规模组合逻辑电路•常用中规模时序逻辑电路•常用中规模信号产生与变换电路第七章中规模通用集成电路及其应用37.1概述1.集成电路分类第七章中规模通用集成电路及其应用SSI（SmallScaleIntegration）MSI（MediumScaleIntegration）LSI（LargeScaleIntegration）VLSI（VeryLargeScaleIntegration）或SLSI（SuperLargeScaleIntegration）器件的集成逻辑部件的集成数字子系统或整个数字系统的集成4第七章中规模通用集成电路及其应用2.MSI、LSI与SSI相比，具有以下优点（1）体积缩小（2）功耗低、速度快（3）可靠性高（4）抗干扰能力强（5）易于设计、调试和维护5第七章中规模通用集成电路及其应用3.设计MSI应考虑的问题（1）通用性（可以实现多种功能）（2）能自扩展（3）具有兼容性（4）封装电路的功耗小（5）向输入信号索取电流要小（6）充分利用封装的引线6第七章中规模通用集成电路及其应用7.2常用中规模组合逻辑电路iiiiiiBACBAC1)(使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。7.2.1加法器全加：每位二进制相加时，除了本位相加外，还要考虑相邻低位的进位值，这种运算称之为“全加”。1iiiiCBASAiBiCi-1CiSi7第七章中规模通用集成电路及其应用AiBiCi-1CiSiAiBiCi-1CiSiAiBiCi-1CiSiAiBiCi-1CiSiA0B00S2A1B1A2B2A3B3S0S1S3C3多位二进制的加法器可以用1位二进制的全加器实现加法器的分类：串行加法器并行加法器串行进位（并行）加法器超前进位（并行）加法器8第七章中规模通用集成电路及其应用1.串行进位（并行）加法器由全加器级联构成，高位的进位输入依赖于低位的进位输出。进位信号逐级传递。AiBiCi-1CiSiAiBiCi-1CiSiAiBiCi-1CiSiAiBiCi-1CiSiA0B00S2A1B1A2B2A3B3S0S1S3C3缺点：运算速度较慢，而且位数越多，速度就越低。9第七章中规模通用集成电路及其应用如何提高加法器的运算速度?必须设法减小或去除由于进位信号逐级传送所花费的时间，使各位的进位直接由加数和被加数来决定，而不需依赖低位进位。根据这一思想设计的加法器称为超前进位(又称先行进位)二进制并行加法器。10四位二进制并行加法器的构成思想如下：2．超前进位二进制并行加法器：根据输入信号同时形成各位向高位的进位，然后同时产生各位的和。通常又称为先行进位二进制并行加法器或者并行进位二进制并行加法器。典型芯片有四位二进制并行加法器74283。由全加器的结构可知，第i位全加器的进位输出函数表达式为ii1iii1iii1iii1iii1iiiiBAC)BA(CBACBACBACBAC第七章中规模通用集成电路及其应用当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：令（进位传递函数）（进位产生函数）则有第七章中规模通用集成电路及其应用由于C1～C4是Pi、Gi和C0的函数，即Ci=f(Pi,Gi,C0),而Pi、Gi又是Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器。三、四位二进制并行加法器的外部特性和逻辑符号第七章中规模通用集成电路及其应用图中，A4、A3、A2、A1-------二进制被加数；B4、B3、B2、B1-------二进制加数；F4、F3、F2、F1------C0--------------------来自低位的进位输入；FC4-------------------向高位的进位输出。二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。四、应用举例第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用例7.1用四位二进制并行加法器设计一个将8421BCD码转换成余3码的代码转换器。解：根据余3码的定义，余3码是由8421BCD码加3形成的。A4A3A2A1B4B3B2B1F4F3F2F1FC4C08421码0011余3码“0”15例7.2用4位二进制并行加法器设计一个4位二进制并行加法/减法器。解分析：根据问题要求，设减法采用补码运算，并令A=a4a3a2a1-----为被加数(或被减数)；B=b4b3b2b1-----为加数(或减数)；S=s4s3s2s1-----为和数(或差数)；M----------为功能选择变量.当M=0时，执行A+B；当M=1时，执行A-B。第七章中规模通用集成电路及其应用由运算法则可归纳出电路功能为：当M=0时，执行a4a3a2a1+b4b3b2b1+0(A+B)当M=1时，执行a4a3a2a1++1(A-B)可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。第七章中规模通用集成电路及其应用具体实现：将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数b4b3b2b1分别和M异或后加到并行加法器的B4B3B2B1输入端。并将M同时加到并行加法器的C0端。M=0:Ai=ai,Bi=bi,C0=0实现a4a3a2a1+b4b3b2b1+0(即A+B)；M=1:Ai=ai,Bi=,C0=1，实现a4a3a2a1++1（即A-B）。实现给定功能的逻辑电路图如下：第七章中规模通用集成电路及其应用第七章中规模通用集成电路及其应用7.2.2译码器和编码器译码器(Decoder)和编码器(Encoder)是数字系统中广泛使用的多输入多输出组合逻辑部件。对具有特定含义的输入代码进行“翻译”，将其转换成相应的输出信号。一、译码器功能译码器类型码制变换译码器二进制译码器二-十进制译码器数字显示译码器19第七章中规模通用集成电路及其应用1、码制变换译码器功能：将一种码制变换成另一种码制。例如：将4位二进制码B3B2B1B0变换为Gray码G3G2G1G0。=1=1=1G3G2G1G0B0B1B2B3iiiBBG1201、二进制译码器能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。特点▲二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端；▲使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平。▲有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。第七章中规模通用集成电路及其应用21第七章中规模通用集成电路及其应用&&&&1111Y0Y1Y2Y3ABE1（1）2-4译码器设计原理22Y0Y1Y2Y3ABEY0Y1Y2Y3ABEABCY0Y1Y2Y3Y4Y5Y6Y71第七章中规模通用集成电路及其应用（2）3-8译码器设计方案1：用与非门实现方案2：用2-4译码器扩展23常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图(a)、(b)所示分别是74138型3-8线译码器的管脚排列图和逻辑符号。（3）典型芯片图中，A2、A1、A0---输入端；---输出端；---使能端。70Y～Y321S、S、S第七章中规模通用集成电路及其应用2474138译码器真值表0111111110111111110111111110111111110111111110111111110111111110111111111111111110000100011001010011101001010110110101110ddddd1ddd输出输入S1A2A1A0可见，当时，无论A2、A1和A0取何值，输出┅中有且仅有一个为0(低电平有效)，其余都是1。0SS,1S321第七章中规模通用集成电路及其应用25第七章中规模通用集成电路及其应用二进制译码器在数字系统中的应用非常广泛，计算机系统的典型应用如实现存储器的地址译码、控制器中的指令译码。1≥1&8088系统BUSA0A10…MEMWMEMRD0～D7…D0～D7A10…EMWMEMRMA0A19A18A17A11…D0～D7A0A10…WR/OED0～D7A0A10…WR/OECSB2GA2GG1CBA0Y1Y611674LS138CS…除此之外，在数字系统中还可以用译码器实现各种组合逻辑电路。26第七章中规模通用集成电路及其应用例7.5用译码器74138和适当的与非门实现全减器的功能。全减器：能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生本位差及向高位借位的逻辑电路。差Di向高位借位Gi全减器被减数Ai减数Bi低位借位Gi-1解：设被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。27全减器真值表1000001110010111011100111101000001010011输出DiGi输入AiBiGi-1输出DiGi输入AiBiGi-1由真值表可写出差数Di和借位Gi的逻辑表达式为：根据全减器的功能，可得到全减器的真值表如下表所示。第七章中规模通用集成电路及其应用28第七章中规模通用集成电路及其应用例7.6用译码器和与非门实现逻辑函数(,,,)(2,4,6,8,10,12,14)FABCDm293．二-十进制译码器功能：将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片7442是一个将8421码转换成十进制数字的译码器，芯片引脚图和逻辑符号如下。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端～均无低电平信号产生，即译码器对这6个非法码拒绝翻译。第七章中规模通用集成电路及其应用30功能:数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。4．数字显示译码器常用的数字显示译码器有器七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。(教材中给出的74LS48的输出为高电平有效。)第七章中规模通用集成电路及其应用31第七章中规模通用集成电路及其应用二、编码器功能：编码器的功能恰好与译码器相反，是对输入信号按一定规律进行编排，使每组输出代码具有其特定的含义。类型二-十进制编码器(BCD码编码器)优先编码器1．二-十进制编码器(1)功能：将十进制数字0～9分别编码成4位BCD码。32这种编码器由10个输入端代表10个不同数字，4个输出端代表相应BCD代码。结构框图如下：(2)结构框图二十进制编码器09BCD码……第七章中规模通用集成电路及其应用注意：二-十进制编码器的输入信号是互斥的，即任何时候只允许一个输入端为有效信号。最常见的有8421码编码器，例如，按键式8421码编码器。2．优先编码器(1)功能：识别输入信号的优先级别，选中优先级别最高的一个进行编码，实现优先权