触发器和定时器

1第四章触发器和定时器4-1导论4-2基本RS触发器4-3同步时钟RS触发器4-4维持阻塞D触发器4-5边沿JK触发器4-6555定时器24-1导论触发器的功能触发器是数字时序逻辑电路的基本单元电路。它是由门电路构成的，且具有记忆功能，能够存储1位二值信号。触发器的特点具有两个能自行保持的稳定状态——0状态和1状态。用来表示二进制的0和1。触发器的现态和次态触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。3若：Qn=0则：Qn+1=0Qn=1Qn+1=1稳定状态若：Qn=0Qn=1则：Qn+1=1“1”状态若：Qn=0Qn=1则：Qn+1=0“0”状态则：Qn+1=1Qn+1=1SD=1RD=1SD=0RD=1SD=1RD=0SD=0RD=0RDSD触发器既不是1态，也不是0态，在正常工作时，输入信号不允许输入SD=RD=0的信号。11001100110QQ&&4-2基本RS触发器4功能表逻辑符号QQSDRDSRQ时序图注意：QnQn01101*1*11011000Qn+1Qn+1RDSDSDRDQQRDSD＝00,QQ＝11;RDSD由0011,下一状态不定11001100110QQ&&RDSD5应用防抖开关tuA0uYt0t1理想波形实际波形uBt0t1t1tuA0t1uBt0t1uYt0t1RRVCCSABY&&64-3同步RS触发器电平触发：在控制电平CP的控制下接收数据。CP＝0，不接收外部输入．由于交叉耦合的作用，保持原有状态。当CP＝1时，其输出状态由R、S端的输入信号决定。QQSRCP&&&&71、逻辑关系功能表0QnQnQn+1Qn+1RSCP100QnQn10110110011111*1*逻辑符号QQSRCPRDSD置位端复位端RDSDQQSRCP&&&&8同步RS与基本RS触发器比较同步RS触发器增加了控制端CP。CP=0时，保持触发器稳定状态不被破坏。SD=0,触发器置位;RD=0,触发器复位。RS的意义更直观。在CP=1且RS=“11”时,同样存在不定状态。92、触发器功能的几种表示方法CPSRQn+1Qn+1(1)时序图10波形分析1CPRSQn+1Qn+1QQSRCP&&&&11波形分析2CPRSQn+1Qn+1不定QQSRCP&&&&12（2）特征方程QnR01S00011110010011Qn+1=S+RQnRS=0(CP=1)（3）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。01S=R=0S=0R=S=1R=0S=0R=113RS触发器存在的问题——空翻CPSRQ有效翻转空翻在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。14边沿触发器—维持阻塞D(一)正边沿触发的D触发器结构工作原理CPDQQ1234561、D=1时：若CP=0，若CP从01，100111101门3、4封锁，Qn+1=Qn门3、4打开，Qn+1=1能否发生空翻？0110100101置1维持线1置0阻塞线152、D=0时：01CPDQQ123456若CP=0，若CP从01，门3、4封锁，Qn+1=Qn门3、4打开，Qn+1=01111100110010置0维持线Qn+1=DCP特点1.CP正跳变时，才接受输入数据。2.CP＝1及CP＝0期间，输入数据变化不会影响触发器状态。16D触发器的直接(异步)置0、置1功能CPDQQ123456CP=1期间,RD=0,使Q=0;同时使门3输出1，门4输出0。即使RD=0撤除，Q=0也可以保持不变。SD也是同样考虑,要接入门5。CP＝0期间,RD=0或SD=0都可以作用到基本触发器,直接影响QQ输出.RD撤销后也能维持状态。RDSD17D触发器的直接(异步)置0、置1功能不论CP=0期间还是CP=1期间，只要有RD=0，就有Q=0,Q=1。当RD=0撤除后，Q=0将一直保持到下一个CP正跳变来到为止。QQDCPRDSDCPRDDQn+118集成D触发器12345678RD1D1CP1SD1Q1Q1地+VCCRD2D2CP2SD2Q2Q27474141312111098123456712345678RQ1Q1D1D2Q2Q地+VCCQ4Q4D4D3Q3Q3CP741751615141312111091234567819D触发器应用【例】分析下面组合电路的逻辑功能。&1&R+5VQ4Q3Q2Q1D4D3D2D1S4S3S2S1Q4Q3Q2Q1RCPD74LS175四人抢答器20比较：同步D触发器（锁存器）如何消除R-S触发器的不定状态？R-S电位型触发器的输入由R，S双端输入改为单端输入，就不会出现不定状态了！功能表(CP=1)DQn+10011DQCPQ1&&&&21电位触发D触发器功能表(CP=1)DQn+10011逻辑符号QCPQDRDSD特征方程Qn+1=D(CP=1)状态转换图01D=0D=0D=1D=1QQCPDRDSD&&&&22时序图当CP＝1时，Q＝D;也就是Q接收D的输入。因此,CP＝1“电位”一到，触发器就接收数据，叫“电位触发器”，也叫“锁存器”。CPDQn+123两种基本触发器的应用比较D0Q0D1Q1D2Q2D3EQ3F0F1F2F3D0Q0D1Q1D2Q2D3CPQ3CP四位锁存器四位D触发器24两种基本触发器的应用比较CPF0~F3锁存器Q0~Q3t1t1t1t2t2Q0~Q3正沿D25电位型只能当作寄存器CPDCPDCPDCPDCP1Q2Q3Q4Q4D3D2D1DRD26正边沿D触发器可以用作移位寄存器DQ0CPDQ1CPDQ2CP……CP串行输入RD0001Q0Q1Q2CP11001右移移位寄存器00011002110301110锁存器不能作为移位寄存器27正边沿D触发器可以用作计数器DQ0CPDQ1CPDQ2CPCPRDQ2Q0Q1Q2000100110111011001同步六进制计数器...284-5边沿JK触发器1.分析结构和工作原理294-5主从式边沿JK触发器同步RS触发器的缺点：使用时有约束条件RS=0。1．电路结构Q'&G12GQ&&G&7G8CP5&4&&&'16GGGQGG3Q9为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。JK从触发器主触发器CP=0时，主触发器不工作，从触发器接收住触发器的值；CP=1时，主触发器工作，接受JK的值，从触发器不工作；CP由1到0时，302．逻辑功能(1）功能表：（2）特性方程：11001001J0100011110n+1QQnK313.逻辑符号CPC11J1KRSQQKJQSdRdC11J1KRSQQKJQSdRdCP(a)上升边沿(b)下降边沿324.状态转换图和时序图101J0J0K1KKJ0J0KCPJK1Q2Q例1已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。33例2已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。CPJK123456Q342.集成负边沿J—K触发器QQJKCPRDSD74LS73/双下降沿J—K触发器74LS109/双上升沿J—K触发器12345678CP1RD1K1+VCCCP2RD2J2J2Q1Q1地K2Q2Q274731413121110981234567353.T触发器QQJKCPRDSDJKTQn1Qn0Qn+1TQQTCPRDSD保持—翻转触发器Qn+1=TQn01T=0T=0T=1T=136T触发器应用CPT0Q0T1Q1“1”“1”CPQ0n+1Q1n+1分频器