28数字电子技术课程设计报告

数字电子技术课程设计报告题目：数字钟的设计与制作学年：10－11学期：第一学期专业：电子商务班级：01学号：姓名：梁湛亮时间：2011年11月15日—2011年12月4日系统电路设计一、系统总设计思路数字电子计时器原理框图如图所示，电路一般包括以下几个部分：振荡器、分频器、校时电路、时分秒计数器、译码显示电路、仿广播电台正点报时电路和复位电路等。数字电子计时器原理框图对于各部分（1）振荡器用来产生相应频率的脉冲信号。（2）分频器用来对振荡器产生的信号进行分频，从而得到电子计数器需要的1Hz秒脉冲。（3）为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”计数器进行校时操作。（4）计数电路，通过计数输出产生相应的二进制码元，再输入到译码器。（5）正点报时电路用于到整点的时候，有喇叭发出声音报时，通过对‘分’‘秒’的控制来实现报时的准确性。（6）复位开关电路用来接入各个计数器的清零端，当有需要时复位开关可以让六位显示器全部归零。（7）译码电路和显示器为一个整体。通过译码器译码输入到数码管，最终显示出来。1、振荡部分555振荡器电路：振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。采用集成电路555定时器与RC组成的多谐振荡器。2、分频电路：由555振荡器产生的1000HZ脉冲信号，送入到分频电路部分，由74LS160组成的分频电路对其进行3次十分之一分频，从而产生一个1HZ的秒脉冲信号送入到计数电路输入端。再由74LS160组成一次的二分之一分频，输出一个500HZ的脉冲信号，送入到仿广播电台正点报时电路中，对其提供500HZ的脉冲信号。校时电路：将校时1Hz脉冲信号与开关控制的信号取反再输到一个与非门，然后与另一个进位脉冲信号同时输入到一个与非门，最后输如到进位脉冲，只要开关接通，1Hz脉冲信号将连续输入到校时电路，完成快校时。（比较）快校时电路由于脉冲源产生的1Hz脉冲信号比较稳定，实现方案相对简单，并且灵活易操作。译码器74LS48与数码管电路：共阴数码管的译码器应选用74LS48，译码后输出为高电平，数码管的公共端接地，从而在数码管上将显示出相应的数字。正点报时电路：使用非门和与非门连接分计数器和秒计数器的输出端，在正点报时电路之后输出端使之接音响电路发声。复位开关：在每个计数器的复位端用开关连接，开关可接电源和接地，使之可以复位和工作。单元电路设计一、振荡器电路1、用555作振荡器采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为=2)2+(1=121InCRRf1KHz，周期T=1=fS1ms。取电阻为千欧级，电容0.01uF到0.1uF。若参数选择：R1=R2=10k欧姆，C1=47uF时，可以得到秒脉冲信号。虽然直接得到了秒脉冲，但从计时精度的角度考虑，振荡器的振荡频率越高，钟表计时的精度就越高，所以一般不直接输出秒脉冲信号。2、芯片管脚图及功能表介绍（1）芯片管脚如图（2.1）图2.1555定时器管脚图（2）芯片功能表输出输出阀值输入（v11）触发输入（v12）复位（RD）输出（VO）发电管T××00导通2/3VCC1/3VCC11截止2/3VCC1/3VCC10导通2/3VCC1/3VCC1不变不变555定时器功能表3、振荡器单元电路图555定时器构成的振荡器电路工作原理接通电源VCC后，Vcc经电阻R1和R2对电容C冲电，其电压uc按由0按指数规律上升。随着冲电达到饱和，电容C开始放电uc随之下降。由于电容C上的电压uc将在2/3Vcc和1/3Vcc之间来回冲电和放电，从而使电路产生了振荡，输出矩形脉冲。二、分频器电路2.21用74LS160做为分频电路的十分之一和二分之一分频器，使74LS160的复位端、工作方式选择端、预置数码控制端都接电源（高电平），1000HZ脉冲信号由脉冲输入端输入，由进位脉冲输出端输出的就为完成了十分之一分频的脉冲信号。用74LS160做为分频电路的十分之一和二分之一分频器，使74LS160的复位端、工作方式选择端、预置数码控制端都接电源（高电平），1000HZ脉冲信号由脉冲输入端输入，由QB计数器输出端输出就为完成了二分之一分频的脉冲信号。74LS160集成电路管脚图（1）芯片功能表输入输出CR`LD`CTPCTTCPD3D2D1D0Q3Q2Q1Q00XXXXXXXX000010XX↑D3D2D1D0D3D2D1D01111↑XXXX加法计数110XXXXXX保持11X0XXXXX保持分频电路3个十分之一分频工作原理：用74LS160做为分频电路的十分之一分频器，使74LS160的复位端、工作方式选择端、预置数码控制端都接电源（高电平），1000HZ脉冲信号由脉冲输入端输入，由进位脉冲输出端输出的就为完成了十分之一分频的脉冲信号。三、校时电路1、校时电路的设计当数字计时器接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字计时器应具备的基本功能。为使电路简单。这里只进行分和小时的校对。对校时电路的要求是，在小时校正时不影响分和时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数。“慢校时”是用手动产生单脉冲做校时脉冲，（图2.5）为校“时”，校“分”电路。其中S1为校“分”用的控制开关，S2为校“时”用的控制开关。校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可进行“快校时”。秒的正常计数；在分校正本设计采用“快校时”。需要注意的是，校时电路是由与非门构成的组合逻辑电路，可用芯片74LS00和74LS04实现。开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1，C2可以缓解抖动。2.3.2芯片功能及管脚介绍（1）74LS00管脚如图（2.5）图2.574LS00管脚图（2）芯片功能介绍74LS00为四二输入与非门，即YAB。当A=1，B=1时Y=0；A=1，B=0时Y=1；A=0，B=1时Y=1；A=0，B=0时Y=1。（3）芯片逻辑功能表表2.374LS00功能表（4）74LS04管脚如图（2.6）图2.674LS04管脚图输入输出ABY110101011001（5）芯片功能介绍74LS04为六反相器，即Y=A。当A=0时，Y=1；当A=1时，Y=0。（6）芯片逻辑功能表输入输出AY0110表2.474LS04功能表2、校时单元电路图图2.7由74LS00和74LS04构成的校时电路工作原理当“S1”“S2”由接通到断开或由断开到接通时可能会产生抖动，接电容“C1”“C2”后可缓解抖动。取C1=C2=0.01uF，分压电阻R等于3.3千欧。开关S闭合后，电路开始校时。非门1的输出也为高电平；所以非门b的输出只与校时脉冲有关。又由于与非门a的输出也为高电平，所以非门c的输出只与非门b的输出有关。因此与非门c的输出与校时脉冲相同。开关S断开后，电路开始正常计时。非门1的输出为低电平，所以与非门b的输出为高电平，因此与非门c的输出完全由与非门a的输出决定；又与非门a的输入只与进位脉冲有关，所以电路进行正常计时。四、计数器电路1、秒、分、时计数器设计秒脉冲信号经过6级计数器，分别得到“秒”个位，十位、“分”个位、十位、“时”个位，十位的计时，小时为24进制和12进制互换，秒分计数器为60进制。（1）、24进制和12进制互换电路：小时计数器是由两片74160组成24-12进制互换的计数器，采用两片中规模集成电路74160串联连接起来构成。两片74160集成串联连接采用两个与非门在计数器个位输出为0011，十位输出为0010时由与非门输入端连接个位QB,QA两端，十位连接QB：个位连接0010，十位连接0001时由与非门输入端连接QB,QA两端，十位连接QA组成两个计数器可以通过开关互换的12-24进制互换的电路，从而完成12-24进制互换电路。2）、60进制电路：分和秒计数器同样用74160中规模集成电路来实现，用四片74160集成电路采用串联的方式进行连接。两片74160集成电路串联连接，采用一个与非门在计数器个位输出为1001，十位输出为0100时，由与非门输入端连接计数器个位的QD，QA两个输出端，和十位的QB输出端，再由与非门的输出端连接连个计数器的复位端，从而完成60进制计数器的电路连接。2、芯片74160的管脚图及功能表介绍。（1）芯片管脚如图74160的管脚图（2）芯片功能介绍74L160是同步十进制加法计数器，它可以做加法计数器，更能预制数码，是一个应用广泛的计数集成。通过不同方式的连接，74160集成可以组成不同的计数电路，还可以通过CR端输入高电平从而置零；其具体功能详述如下：1）异步清零。CR=1时，计数器复位清零。2）异步置数。LD`=0使，输出端Q0，Q1，Q2。Q3随输入端D0，D1，D2，D3一起变化。3）同步计数。当CR=0，LD`=1时进行计数，CP脉冲上升沿有效。加法计数器（递增）：Cpu是加法脉冲计数输入端，CO`是进位输出信号。减法计数器（递减）：CPD是减法脉冲计数输入端，BO`是错位输出信号。输入输出CR`LD`CTPCTTCPD3D2D1D0Q3Q2Q1Q00XXXXXXXX000010XX↑D3D2D1D0D3D2D1D01111↑XXXX加法计数110XXXXXX保持11X0XXXXX保持74LS192功能表3、计数单元电路图（1）24进制计数由74160组成12-24进制电路工作原理：CP为脉冲输入端，为它输入一个脉冲频率为1HZ的脉冲信号，LOAD为加计数时钟输入端所以应该接高电平，LOAD`为预制数据控制端（低电平有效）应让与非门的12进制和24进制的两个输出端接两个计数器的预制数据控制端，CO`为进位输出端（低电平有效）。（2）60进制计数由74160组成的60进制电路工作原理：UP为脉冲输入端，为它输入一个脉冲频率为1HZ的脉冲信号，DOWN为减计数时钟输入端所以应该接高电平，LOAD`为预制数据控制端（低电平有效）应让与非门的60进制输出端连接两个计数集成的预制数据控制端。CO`为进位输出端（低电平有效）。CO`接十位计数集成完成进位脉冲的输入，从而组成60进制的计数电路。五、译码驱动显示电路1、译码驱动显示电路的设计六个74LS48集成电路构成数字电子计时器的七段数码显示管显示译码/驱动器。74LS48七段显示译码器输出低电平有效，将计数器输出的8421BCD码译成七段（a、b、c、d、e、f、g）输出，用以直接驱动LED七段数码显示对应的十进制数。六个LED七段数码显示管利用不同发光段组合的方式显示不同数码，都采用+5V电源作为每段发光二极管的驱动电源。需要发光的段为高电平，不发光的段为低电平。设计中采用共阳极数码管，每段发光二极管的正向降压，随显示光的颜色有所不同，通常约3V～5V，点亮电流在5～10mA。六个LED七段数码显示管分别显示秒个位、十位；分个位、十位；时个位、十位的计数十进制数。2、芯片74LS48和数码管的管脚图及功能表介绍（1）芯片管脚如图74LS48管脚图（2）芯片功能介绍芯片通过A，B，C，D输入四位不同的8421BCD码，将其翻译成16种不同的符号输出到显示器。（3）芯片功能表十进制功能输入BI输出DCBAabcdefg01231000100100100011HHHH000000110011110010010000011045670100010101100111HHHH1001100010010011000000001111表2.774LS48译码输出功能表(4)数码管结构如图（2.13）3、译码驱动显示单元电路图8910111000100110101011HHHH0000000000110011100101100110121314151100110111101111HHHH101110001101001110000111111174LS48与