AD9280 中文说明书

芯片描述芯片描述芯片描述芯片描述DP9280是单芯片、单电源、8bit、32MSPS模数转换器；内部集成了采样保持放大器和电源基准源。DP9280使用多级差分流水线架构保证了32MSPS数据转换数率下全温度范围内无失码。DP9280的输入适合图像视频和通信系统应用；用户可以根据实际需要选择单端输入或者差分输入，也可根据需要选择输入范围和消除失调。DP9280内部集成的采样保持放大器，既适合复用系统又适合开关全波电压范围的连续信道，采样单信道输入频率可以超过奈奎斯特频率。交流耦合输入可以借助内部的钳位电路移位到一定的固定电平，动态性能非常完好。DP9280内部集成了可编程基准源。根据系统需要也可以选择外部高精度基准满足系统精度的要求。单时钟输入控制内部的转换周期；数字输出二进制的数据信息。超出量化范围检测位信息表征了输入信号超过了最小和最大量化范围的信息。DP9280可工作在2.7V~5.5V单电源范围，适合高速低功耗的应用范围。DP9280适合工业温度范围（－40℃~+85℃）.芯片特色芯片特色芯片特色芯片特色
8Bit32MSPS流水线ADC
低功耗：90mV（3V电源下）
宽工作范围：＋2.7～＋5.5V
高线性度：DNL：0.2LSB
低功耗模式控制
三态门输出
量化范围检测
内建钳位功能
高精度可编程基准电源
中频亚采样高达135MHZ结构框图结构框图结构框图结构框图ADCDP9280封装形式封装形式封装形式封装形式（（（（SSOP28））））引引引引脚说明脚说明脚说明脚说明Num.Name描述1AVSS模拟地2DRVDD数字驱动电源3-4NC扩展位5-12D0-D7数字输出位，DO最低位，D7最高位13OTR超出量化范围检测位14DRVSS数字驱动地15CLK时钟输入16THREE_STATE三态控制，高电位输出高阻态，低电位正常工作17STBY睡眠模式控制：高电位低睡眠模式，低电位正常模式18REFSENSE基准模式选择19CLAMP钳位控制：高电压钳位模式，低电压非钳位模式20CLAMPIN钳位电压设置21REFTS高电压基准22REFTF高电压基准去偶23MODE模式选择24REFBF低电压基准去偶25REFBS低电压基准26VREF内部基准电压27AIN模拟输入28AVDD模拟电源DP9280DP9280主要技术指标规范主要技术指标规范主要技术指标规范主要技术指标规范（测试条件（除特殊说明外）：AVDD=+3V,DRVDD=+3V,Fs=32MHz(50%占空比)，MODE=AVDD,2V输入范围0.5V～2.5V，外部基准）参数符号MinTypMax单位说明分辨率8Bits转换频率32MHz微分非线性DNL±0.2±1.0LSB积分非线性INL±0.3±1.5LSB失调误差ZSE±0.2±1.8%FSR增益误差FSE±1.2±3.9%FSRREFTS1AVDDVREFBSGNDAVDD-1V差分基准2VVREF（1V）1V基准冗差1025mVVREF（2V）2V负载调（1V）0.52mV输入电压范围REFBSREFTSV输入电容1pF孔径延迟4ns孔径抖动2ps输入带宽300MHzDC泄漏电流43uA模拟电压2.735.5V数字驱动电压2.735.5V电流31.736.7mA功耗95110mW睡眠模式4mW增益误差电源抑制比1%FS信噪比SNR47.849dB信噪谐波失真比SINAD46.549dB有效位数EOB7.77.8dB总谐波失真THD-62-49.5dB无杂散动态范围SFDR6651.4dB微分相位0.2Degree微分增益0.08％NTSC40ModRamp输入高电平2.4V输入低电平0.3V输出高阻态-10＋10uA数据有效延迟25ns数据使能延迟25nsDP9280数据高阻延迟13ns数字位输出高电平驱动(Io=50uA)2.95V数字位输出高电平驱动(Io=50uA)2.8V数字输出低电平(Io=1.6mA)0.4V数字输出低电平(Io=50uA)0.05V数字位输出高电平驱动(Io=50uA)4.5V数字位输出高电平驱动(Io=500uA)4.4V数字输出低电平(Io=1.6mA)0.4V数字输出低电平(Io=50uA)0.1V时钟高电平脉宽14.7ns时钟低电平脉宽14.7ns流水线延迟3Cycles钳位误差电压5080mV钳位脉冲2us应用说明应用说明应用说明应用说明工作原理DP9280利用多级流水线架构实现了低功耗高速数据转换；将整个的转换精度分成低精度的单阶子转换器，各阶转换的结果在时序控制下通过内部数字校准电路实现了高精度的数据转换。工作模式DP9280适合多领域的图像视频、通信和仪表应用包括兼容AD876-8系列，可根据具体系统需要选择合适的工作模式进行性能优化。为实现系统的灵活性，内部开关可编程实现了不同的工作模式，内部的三个模块电压基准，电压缓冲、模拟输入可在不同开关模式下实现不同的选择，具体的实现形式和工作模式见表1，及模式说明图例。表1.模式选择MODESInputConnectInputSpanModePinREFSENSEPinREFREFTSREFBSAIN1VAVDDShortREFSENSE,REFTSandVREFTogetherAGNDTOP/BOTTOMAIN2VAVDDAGNDShortREFTSandVREFTogetherAGNDAIN1VAVDD/2ShortVREFandREFSENSETogetherAVDD/2AVDD/2CENTERSPANAIN2VAVDD/2AGNDNoAVDD/2AVDD/2DP9280Connect1VAVDD/2ShortVREFandREFSENSETogetherAVDD/2AVDD/2DifferentialAINisInput1，REFTSandREFBSAreShortedTogetherforInput22VAVDD/2AGNDNoConnectAVDD/2AVDD/2AVDDSpan=REFTS-REFBSExternalRefAIN2VmaxAGNDAVDDNoConnectShorttoVREFTFShorttoVREFBFAD876-8AIN2VFloatorAVSSAVDDNoConnectShorttoVREFTFShorttoVREFBFFigure15.DP9280等价输入功能电路Figure16a.顶/底模式Figure16b.中间电压模式Figure16c.差分模式Figure16d.1V基准模式Figure16e.2V基准模式DP9280Figure16f.可变基准模式（1V～2V之间）Figure16g.内部基准关闭模式Figure17.基准去耦合网络Figure18.内部基准、2V输入范围（顶/底模式）Figure19.内部基准、1V输入范围（顶/底模式）Figure20.内部基准、1V输入范围（中间电压模式）Figure21.外部基准、1V输入范围（顶/底电压模式）Figure22.外部基准、1V输入范围（中间电压模式）DP9280Figure23a.外部基准、2V输入范围（顶/底电压模式）Figure23b.Kelvin连接外部基准模式睡眠模式DP9280可以通过设置引脚STBY为逻辑高电平同时保持时钟在低电平进入睡眠模式。在这个模式下，典型的功耗约4mW。芯片在STBY变成低电平后约400ns后进入正常模式。钳位功能DP9280为实现交流耦合输入信号或视频信号直流恢复的功能内部集成了钳位功能电路。图24揭示了内部钳位电路和钳位工作需要的外部控制信号。为了保证钳位使能，应用逻辑高电平于引脚CLAMP。这将关闭开关SW1，内部的钳位放大器工作在缓冲器模式，引脚CAMPLIN的电压经过缓冲钳位AIN输入的直流电压。获得期望的钳位电压后，开关SW1由于引脚CLAMP变成逻辑低电平而打开。在忽略由于输入偏置电流引起的电压变化外，输入电容保持钳位的直流电压值直到下一个钳位间隔到来。为保证内部钳位放大器的闭环稳定性，输入电阻推荐最小值为10欧姆。引脚CLAMPIN允许的电压范围由内部钳位放大器的工作限制，推荐值在0.5V～2.5V之间。输入电容大小根据在钳位间隔内输入电压AIN允许的足够捕获时间和钳位间隔之间的最小电压降来确定。具体来说，开关关闭后的捕获时间由下式给出CACQININEVTRCInV=式中Vc式输入电容两端的电压变化量，VE是误差电压。Vc是钳位间隔开始的初始输入直流电平和引脚CLAMPIN提供的输入钳位电压的差值电压。VE是系统参数，等于VC的最大允许偏差。例如一个2V的输入电平需要钳位在1V直流电平上，允许偏差在10mV，则VC＝1V，VE＝10mV。一旦在输入端获得合适的钳位电平，需要非常小的电压变化来保证直流电平偏差。电压降根据下式计算()BIASINIdVtC=，其中t是钳位间隔时间。AT9280的偏置电流由采样频率Fs、基准中间电压（REFTS-REFBS）/2和输入电压决定。钳位间隔内的电压降是个重要参数，输入电容的最小值基于需要的电压降来计算得到。捕获时间－钳位脉冲宽度－根据选择的最小电容值来进行调整。实际系统中需要在捕获时间、钳位电压降和误差电压等指标间折衷考虑。DP9280Figure24a.钳位原理图Figure24b.视频钳位电路原理示意图模拟输入的驱动电路图25说明了等价的模拟输入电路，DP9280内部集成了采样保持放大器。在时钟低电平输入时，开关1和2闭合，开关3关闭，输入模拟信号对采样电容CH进行充电。当时钟由低电平转变成高电平时，开关1和2断开，采样保持电路进入保持模式，开关3关闭，运放的输出等于采样电容储存的电压。当时钟由高电平转变成低电平时，开关3首先断开，开关1和2然后闭合，采样保持放大器进入跟踪模式。输入采样保持电路的结构对模拟信号输入驱动能力由一定的要求。引脚电容CP和保持电容CH一般小于5Pf。输入信号源必须能够在半个时钟周期内把这些电容充电或放电到8bit精度所需要的电压值。当采样保持放大器进入跟踪模式时，输入信号源必须对保持电容CH充电或放电从上一周期储存的电压到一个新的电压。最坏情况下，输入信号源提供充电电流在半个时钟周期内，通过开关1导通电阻Ron是采样电容发生最大输入信号峰值的转变。这中情况等效于驱动一个低输入阻抗电路。另一个情况，当输入信号源电压等于前一时刻储存的电压时，保持电容不需要输入电流，等价于输入阻抗非常高。在输入信号源和AIN引脚之间加入串连电阻可以减少信号源的驱动能力的要求；如图26所示。某些特殊应用的带宽限制了串连电阻的大小，为了保证系统的性能指标，电阻限制在20欧姆以内。对于信号带宽小于奈奎斯特频率的应用，用户可以适当增加电阻大小。另外加入一个对地的并联电容可以减小交流负载阻抗，电容的大小需要根据信号内阻和需要的信号带宽来选择。DP9280的信号输入范围是基准电压的函数。对于输入范围的选择，根据基准部分中内部基准和外部基准的不同编程来选择确定。在许多应用中，尤其是单电源工作，交流耦合提供了一种方便的偏置模拟输入信号在合适的量化范围的方法。图27说明了交流耦合模拟输入信号的典型结构。这种结构的高通-3dB角频率是非常重要的考虑参数。31/(2**2*)dBEQfpiRC−=,其中EQC是C1和C2的并联。在选择电阻值是需要特别的考虑，交流耦合电容在输入端集成了开关传输特性，导致了节点直流偏置电流流入输入。偏置电流的大小随着输入信号幅度偏离中间参考电压值的大小和采样频率的增加而增加。当输入信号等于基准中间值时，输入偏置电流最小，同时导致输入失调误差(12)*BRRI+.如果需要补偿这个误差，考虑减小R2或者调整VBIAS实现满足需要的失调要求。系统应用种必须使用直流耦合，通过运放改变参考地的信号直流电平以实现输入信号在DP9280合适的量化范围内。图28给出了使用AD8041的同向模式的电路结构。DP9280可以采用差分输入的信号模式。这种结构需要通过短接REFTS和R