第六章存储器解析

第六章存储器本章内容简介：1.半导体存储器的工作原理；2.存储器(体)与CPU的连接；本章讲纲6.1存储器概述一、存储器基本概念二、半导体存储器概述6.2半导体存储器工作原理一、RAM的工作原理二、ROM的工作原理6.3存储器(体)与CPU的连接一、RAM和ROM的操作二、存储器与CPU的连接三、存储器与CPU的连接问题的小结第一节存储器概述一、存储器的基本概念二、半导体存储器概述1、半导体存储器的分类2、半导体存储器的工作特点第一节基本概念一、存储器的基本概念存储器是信息存放的载体，是计算机的重要组成部分；存储器系统的三个基本参数：容量：以字节或位表示；速度：访问时间TA，访问周期TM，带宽BM；TA—接收读申请到读出信息到存储器输出端的时间TM—连续两次启动存储器所需的最小时间间隔TMTA带宽：w为数据总线宽度成本：单位存储容量的价格；MMTwB第一节基本概念一、存储器的基本概念微机的存储系统构成按存储介质：电、磁、光存储器存储系统内存储器外存储器网络存储器寄存器Cache主存储器微处理器内部内存条磁盘、磁带光盘Flash主板上磁记录光存储半导体第一节基本概念一、存储器的基本概念微机的层次结构存取时间成本小磁带磁盘半导体主存储器Cache寄存器访问速度：外存储器：ms级硬盘：9-10ms光盘：80-120ms内存储器：ns级Cache1：1-5nsSDRAM：7-15nsEDO：60-80nsEPROM：100-400ns第一节基本概念二、半导体存储器概述1、半导体存储器的分类RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（OTPROM）可擦除可编程ROM（EPROM）电可擦除可编程ROM（E2PROM,FlashROM等)半导体存储器第一节基本概念二、半导体存储器概述2、半导体存储器的工作特点(1)RAM的工作特点总体上：存取速度高，掉电后信息丢失；对于SRAM：电路元件多，集成度低；对于DRAM：单元电路简单，集成度高，功耗低但需刷新；(2)ROM的工作特点总体上：存取速度较RAM低，掉电后信息不丢失，一般需专用的烧录器；第一节基本概念二、半导体存储器概述2、半导体存储器的工作特点(2)ROM的工作特点(续)ROM：保存时间长，大批量成本低，修改难；OTPROM：编程容易，修改难；EPROM：可擦除，但不方便；E2ROM：在线可编程，修改容易，可按字节修改；FlashROM：在线可编程，修改容易，容量大，但只能按块修改；第二节半导体存储器的工作原理一、RAM的工作原理1、基本存储电路2、RAM芯片结构二、ROM的工作原理1、基本存储电路2、ROM芯片结构第二节半导体存储器的工作原理一、RAM的工作原理1、基本存储电路(1)六管静态存储电路基本存储电路：T1、T3及T2、T4构成两个反相器，交叉耦合形成一个触发器，T1、T2为控制管，T3、T4为负载管；将该电路配合相应的选通及放大电路，就可构成存储器；第二节半导体存储器的工作原理一、RAM的工作原理1、基本存储电路(1)六管静态存储电路写入：X、Y线有效，使T5、T6导通，选中图中单元，输入的数字信号经Bi后输出两个互补信号，加至A、B端，将信号保存下来；读出：X、Y有效，A、B信号加至读出放大器Bo输入，经放大后输出到D端；BoBiD第二节半导体存储器的工作原理一、RAM的工作原理1、基本存储电路(2)单管存储电路写入：字选线有效，T1导通，通过数据线对C充电；读出：字选线有效，T1导通，存储在C上的电荷输出到Cd上，由读出放大器读出信息；特点：读出为破坏性读，所以读出后，应对原保存信息恢复；由于C漏电，信息不能长期保存，需定时对信息进行刷新；第二节半导体存储器的工作原理一、RAM的工作原理2、RAM结构将若干个基本存储单元组合在一起，配合相应的读写电路，就构成了RAM；控制电路包括：译码器：形成行/列选信号；IO电路：形成互补信号或读出放大控制电路：形成各部件的选通；输出驱动：对读出信号进行缓冲典型RAM芯片内部结构（双译码）第一节基本概念一、存储器的基本概念微机的存储系统构成按存储介质：电、磁、光存储器存储系统内存储器外存储器网络存储器寄存器Cache主存储器微处理器内部内存条磁盘、磁带光盘Flash主板上磁记录光存储半导体第二节半导体存储器的工作原理一、RAM的工作原理2、RAM结构地址译码方式单译码：所有输入地址经过一个译码器后形成相应的字选线，选中一个字的所有位，对该字整体读出；双译码：为了减小译码器规模及译码器输出引线条数，存储体采用MxN结构，通过行列地址译码器输出，可以选中存储体的一位对其进行操作；第二节半导体存储器的工作原理一、RAM的工作原理2、RAM结构地址译码方式单译码结构双译码结构第二节半导体存储器的工作原理二、ROM的工作原理1、基本存储电路如右图，图中Q0为负载管，Q1为控制管，当行线L有效时，如果Q1导通，则列线C电平为0，反之，则C电平为1；对于不同类型的ROM存储器，主要区别在于对Q1的处理上：掩模ROM：通过设置或去除Q1来达到保存信息的目的；可编程ROM：改造Q1，使之导通情况可以由用户决定；VDDQ0Q1LC第二节半导体存储器的工作原理二、ROM的工作原理可编程ROM中的Q1：EPROM：在场效应管的S、D极间设置一个由多晶硅构成的控制极，但此控制极浮空；使用前将需要写入0的单元的D，S极加较高电压，使D、S极击穿，将电子注入到浮空极中。此过程称为编程/烧录；将Q1置于一定功率的紫外照射下，原浮空极电荷被慢慢泻放掉，Q1重新截止。此过程为擦除；第二节半导体存储器的工作原理二、ROM的工作原理可编程ROM中的Q1：电可擦除可编程ROM：两种形式：E2PROM、FlashROM；E2PROM：在浮空极上层加入第二级多晶硅，构成一个隧道二极管；编程时在G极加上Ug，电子向G极流动。Ug撤销后，浮空极形成电子包，维持Q1导通，完成‘0’的写入；Ug加反向电压，将浮空极电子泻放掉，Q1重新截止，完成擦除；第二节半导体存储器的工作原理二、ROM的工作原理可编程ROM中的Q1：电可擦除可编程ROM：FlashROM：与E2PROM类似，但工作机制不同，编程时，加入Usg并使UsgUsd，S极电荷向浮空极扩散，撤销Usg后，完成编成过程；擦除时，加入反向Usg，使浮空极电荷部分扩散到S极，剩余电荷不足以维持导电沟道存在，完成擦除；第二节半导体存储器的工作原理二、ROM的工作原理2、ROM芯片内部结构ROM芯片内部结构与RAM相似，即基本的存储电路配合相应的地址译码器及读出控制电路；对于可编程ROM，片内还有相应的编程控制电路，通过既定的时序，利用编程器可以完成对芯片的编程；对于可擦除ROM，芯片上还可能有擦除装置(UVEPROM，FlashROM等)；第二节半导体存储器的工作原理二、ROM的工作原理2、ROM芯片内部结构2716内部结构27128内部结构20061121第三节存储器(体)与CPU的连接一、RAM和ROM的操作1、SRAM和ROM的操作2、DRAM存储器的操作二、存储器与CPU的连接1、存储器与CPU连接需考虑的问题2、存储器与CPU的连接举例三、存储器与CPU的连接问题的小结第三节存储器(体)与CPU的连接一、RAM和ROM的操作1、SRAM和ROM的操作(1)SRAM和ROM的操作模型应用中可用的引脚：AB：地址线，用于选中存储器单元；DB：数据线，双向，数据的输入和输出；CB：控制线：各种选通信号CS：片选信号，有效时可对芯片操作；WR/RD/WE：读写选通线，选择操作类型写入选通仅存在于RAM；Vprg：编程电压输入，仅存在于EPROM；CSWROEABDBVprgRAM或ROMCB仅ROM存在仅RAM存在第三节存储器(体)与CPU的连接一、RAM和ROM的操作1、SRAM和ROM的操作(2)SRAM读写和ROM的读操作步骤CS有效，选中存储芯片；输入相应的地址信号，选中相应的存储单元；相应的选通信号有效，开始操作；撤消相关信号，操作结束；CSABWR/RD…DB有效数据操作地址片选有效操作选择有效第三节存储器(体)与CPU的连接一、RAM和ROM的操作2、DRAM存储器的操作与SRAM相比，DRAM利用电容保存信息，由于电荷泄漏，如果不刷新保存信息就会造成信息的丢失；在使用者看来，DRAM和SRAM具有两点不同DRAM需要不停的动态刷新；DRAM的地址被分为两块—行地址和列地址，这两类地址从同一组AB输入；为了区分当前输入地址是何种地址，设有行/列地址使能；DRAM内部结构举例：Intel2164第三节存储器(体)与CPU的连接一、RAM和ROM的操作DRAM构成举例：Intel216464Kx1b的DRAM第三节存储器(体)与CPU的连接一、RAM和ROM的操作2、DRAM存储器的操作(1)DRAM的操作模型应用中DRAM，DRAM有如下几组引脚：AB：地址线，行列地址输入；DB：数据线,输入输出数据；CB：控制线(不同芯片设置不同)CS#：片选信号WE#：写使能RAS#：行地址有效信号CAS#：列地址有效信号CS#WE#RAS#CAS#ABDBDRAMCB第三节存储器(体)与CPU的连接一、RAM和ROM的操作1、DRAM的操作(2)DRAM的读写操作步骤CS有效，选中存储芯片；输入操作单元所在行地址信号，选中相应的单元行；输出操作单元所在列地址信号，选中相应列；相应的选通信号有效，开始操作；撤消相关信号，操作结束；(3)2164的操作时序读时序写时序刷新时序第三节存储器(体)与CPU的连接一、RAM和ROM的操作RAS#CAS#行地址列地址ABWE#数据输出Dout时序导读：RAS#在CAS#之前有效；被访问单元的地址被分为两次输入到2164，输入时刻与RAS#和CAS#有效时刻一致；WE#在CAS#有效前必须变为读状态；2164的读操作时序第三节存储器(体)与CPU的连接一、RAM和ROM的操作RAS#CAS#行地址列地址ABWE#Di2164的写操作时序第三节存储器(体)与CPU的连接一、RAM和ROM的操作RAS#CAS#ABDout行地址HIZ2164的刷新操作时序时序导读：DRAM的刷新是按行进行的，所以，只需要行地址信号就可以完成刷新操作；对于2164，其具有4个128x128存储体，其每次刷新可以对128x4b单元信号再生；第三节存储器(体)与CPU的连接一、RAM和ROM的操作2、DRAM存储器的操作在使用过程中，须注意以下问题：与SRAM相比，DRAM除了有读写操作外，还具有刷新操作；DRAM的刷新操作是按行进行的；在刷新操作期间，DRAM不能接受外部操作；8086本身不支持DRAM，但可以通过DRAM控制器连接DRAM；第三节存储器(体)与CPU的连接二、CPU与存储器的连接1、CPU与存储器连接时需考虑的问题(1)操作时序的匹配时序类型的匹配操作速度的匹配存储器端影响操作速度的因素：①地址输入到选中存储单元的时间②存储单元选中到数据输出到数据线上的时间③数据输入到数据可靠的写入到存储单元的时间第三节存储器(体)与CPU的连接二、CPU与存储器的连接1、CPU与存储器连接时需考虑的问题(2)存储器地址分配和片选在进行存储器与CPU的连接前，首先要确定内存容量的大小并选择存储器芯片的容量大小。在配置微机内存时，往往要选择若干存储器芯片才能达到容量要求。选择好的存储器芯片如何与CPU有效地连接并有效地寻址，是一个存储器的地址分配问题。实现存储器地址分配关键在于各个存储芯片的片选信号的形成；第三节存储器(体)与CPU的连接二、CPU与存储器的连接1、CPU与存储器连接时需考虑的问题(3)各种信号的连接需连接的信号线有：AB、DB、CB重点考虑AB连接：CPU所发出的地址信号必须实现两种选择：对存储器芯片进行选择，使相关芯片的CS有效；在被选中芯片内部选中一个存