数字逻辑电路电饭煲交通灯抢答器设计

第8章时序电路的仿真与自动化设计8.1用宏模块设计12进制计数器8.1.1建立工程并编辑电路原理图图8-1十二进制加法计数器进位测试电路图8-274161真值表8.1.2时序仿真与进位信号评估图8-3图8-1电路的时序仿真波形8.1.2时序仿真与进位信号评估图8-4将进位输出与清0端相接图8-5图8-4电路的时序仿真波形8.1.3进位控制电路改进图8-6图8-1的改进型电路图8-7图8-6的时序仿真波形8.1.3进位控制电路改进图8-8十二进制加法计数器图8-9图8-8电路的时序仿真波形8.1.3进位控制电路改进图8-10控制同步加载端的计数器电路图8-11图8-10电路的时序仿真波形8.1.4利用预置数据控制计数器进位图8-12利用74161的数据预置口构成的计数器图8-13图8-12的时序仿真波形/(2)NcoutclkffD/7coutclkff8.2基于一般模型的任意进制计数器设计8.2.1基于一般模型的10进制计数器设计图8-14十进制计数器电路原理图8.2.1基于一般模型的10进制计数器设计图8-15元件CNT10的CASE语句表述8.2.1基于一般模型的10进制计数器设计图8-16计数器资源使用报告8.2.1基于一般模型的10进制计数器设计图8-17图8-14电路时序仿真波形图8-18观察仿真波形的延时情况8.2.1基于一般模型的10进制计数器设计图8-19计数器时序分析情况8.2.2含自启动电路的10进制计数器的设计图8-20CNT10的另两种数据表述方式图8-21资源占用报告8.2.3有限状态机讨论图8-22图8-14状态机电路的状态转换图S0S1S2S3S4S5S6S7S10S11S12S13S14S15S8S98.3任意进制异步控制型计数器设计图8-23另一种形式的计数器电路结构8.3任意进制异步控制型计数器设计图8-24CNT4BIT数据描述图8-25元件COMP2的HDL描述8.3任意进制异步控制型计数器设计图8-26图8-23电路的时序仿真波形8.4四位同步自动预置型计数器设计图8-274位同步可预置式N（N小于等于16）进制计数器8.4四位同步自动预置型计数器设计图8-28元件MUX4的CASE语句描述8.4四位同步自动预置型计数器设计图8-29图8-27电路的时序仿真波形（进位含毛刺脉冲）图8-30去除了用于数据加载的进位信号毛刺的计数器电路图8-31图8-30电路的时序仿真波形（无毛刺脉冲）8.5基于LPM宏模块的计数器设计图8-32定制新的宏功能块图8-33选择LPM宏功能模块图8-34选择计数位数和计数方式图8-35选择计数模式和时钟控制方式图8-36选择各种同步、异步控制端图8-37调入以设定好参数的LPM宏功能块元件图8-38编辑信号输入口，以待测试图8-39LPM计数器时序仿真波形8.6步进电机控制电路设计8.6.1步进电机原理简介图8-40步进电机控制模型8.6.1步进电机原理简介图8-41步进电机控制时序8.6.2步进电机单向旋转控制电路设计图8-42步进电机单转向控制电路8.6.2步进电机单向旋转控制电路设计图8-43MOTL模块程序图8-44状态机流程图000110118.6.2步进电机单向旋转控制电路设计图8-45图8-42电路时序仿真波形8.6.2步进电机单向旋转控制电路设计图8-46输出信号被CLK下降沿锁存的控制电路8.6.2步进电机单向旋转控制电路设计图8-47状态机输出被锁存后的时序仿真波形8.6.3步进电机双向旋转控制电路设计图8-48步进电机双向转动控制电路8.6.3步进电机双向旋转控制电路设计图8-49元件MOTR程序8.6.3步进电机双向旋转控制电路设计图8-50元件MUX2程序8.6.3步进电机双向旋转控制电路设计图8-51电路图8-48的时序仿真波形8.6.3步进电机双向旋转控制电路设计图8-52步进电机双向转动控制简化电路8.6.3步进电机双向旋转控制电路设计图8-53元件MOTRL8.7模型电饭煲状态机控制电路设计1.状态机输入信号定义（1）SW：电饭煲启动信号。（2）B0：电饭煲煮沸信号。（3）T1：高温保持定时器启动信号。（4）T0：次高温保持定时器启动信号。2.状态机输出信号定义：（1）BL：煮沸控制信号。BL=1，打开煮沸电子开关；BL=0，关闭此开关；（2）LF：LF=1，打开高温保持电子开关，此时高温保持定时器自动启动。LF=0，关闭高温保持电子开关。（3）SF：SF=1，打开次高温保持电子开关，此时次高温保持定时器自动启动。SF=0，关闭次高温保持电子开关。3.状态机控制流程确定ST6ST7ST0ST1ST2ST3ST4ST5SW0=0B0=1T1=1T1=0图8-54电饭煲控制状态流程图4.状态机电路及状态机转换真值表对应的程序设计图8-55电饭煲控制电路4.状态机电路及状态机转换真值表对应的程序设计图8-56元件DFB程序5.状态机电路的仿真测试图8-57图8-55电路的时序仿真波形5.状态机电路的仿真测试图8-58RTL电路图观察选择菜单8.8序列检测器状态机设计图8-59序列检测器电路8.8序列检测器状态机设计图8-60组合电路模块SCHK状态转换CASE语句表述文件8.8序列检测器状态机设计图8-61图8-59电路的时序仿真波形实验8-1．用宏模块设计12进制计数器根据8.1节，首先用74161模块设计一个12进制加法计数器，并注意计数的可行性和可靠性考察；然后根据图8-12设计一个数控分频器。利用QuartusII创建工程，绘制电路图，全程编译，时序仿真，并根据仿真波形作说明，引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。8-2．基于一般模型的十进制计数器设计根据8.2节，设计一个基于一般模型的十进制加法计数器，注意计数器的自启动问题。利用QuartusII创建工程，绘制电路图，全程编译，时序仿真，并根据仿真波形作说明，引脚锁定编译，下载于FPGA中，在实验系统上硬件验证。完成实验报告。8-3．任意进制异步控制型计数器设计根据8.3节，设计一个任意进制异步控制型计数器。利用QuartusII创建工程，时序仿真，并根据仿真波形作说明；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。实验8-4．8位同步自动预置型数控分频率器设计根据8.4节，完成8位同步自动预置型数控分频器的设计。利用QuartusII创建工程、时序仿真、并根据仿真波形作说明；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。8-5．基于LPM的16位可逆计数器设计根据8.5节，完成基于LPM_COUNTER的16位可逆可预置型计数器设计。利用QuartusII创建工程、时序仿真、并根据仿真波形作说明；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。8-6．双向旋转可控型4相步进电机控制电路设计根据8.6节，利用状态机完成双向旋转可控型4相步进电机控制电路设计。（1）按照单4拍方式驱动步进电机；（2）按照4相8拍方式驱动步进电机。利用QuartusII创建工程、时序仿真、并根据仿真波形作说明；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。实验8-7．模型电饭煲控制电路设计（1）根据8.7节，利用状态机完成模型电饭煲控制电路设计。（2）设计一个洗衣机控制电路，洗衣机控制条件和状态条件自行设定。（3）设计一个4层电梯控制电路，电梯控制条件和状态条件自行设定。利用QuartusII创建工程、时序仿真、并根据仿真波形详细说明控制电路的工作流程；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。8-8．设计一个序列检测器（1）根据8.8节，完成序列检测器设计。（2）设计一个循环检测序列数“1011001”的序列检测器，要求每检测到一次此序列，输出1，并由一8位计数器计数和显示检测到的次数。利用QuartusII创建工程、时序仿真、并根据仿真波形详细检测工作流程；引脚锁定编译，下载FPGA中，在实验系统上硬件验证。完成实验报告。