第03讲：VHDL语言-概述

FPGAandASICTechnologyComparison-1©2009Xilinx,Inc.AllRightsReserved数字系统的VHDL设计——VHDL语言概述©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-2©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-2©2009Xilinx,Inc.AllRightsReserved课程内容数字系统硬件设计概述FPGA设计基础VHDL语言数字系统设计(VHDL+FPGA)©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-3©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-3©2009Xilinx,Inc.AllRightsReserved硬件描述语言(HDL)逻辑图和布尔方程曾经是描述硬件的方法，但随着系统复杂程度的增加，集成电路的设计规模日益增大，不得不采用更抽象层次的描述方法。于是，出现了电路的描述硬件语言HDL。HDL是硬件设计者和EDA工具之间的界面，用于数字电路和系统的描述、模拟和自动设计。它能够描述：电路的功能信号的连接关系时序关系IEEE标准VHDLVerilogHDL©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-4©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-4©2009Xilinx,Inc.AllRightsReservedHDL的特征在希望的抽象层次上，可以对设计进行精确而简练的描述易于产生用户手册、服务手册等文件在不同层次上都易于形成用于模拟(仿真)和验证的设计描述在EDA自动设计系统中作为设计输入可以做硬件和软件的协同设计可以建立设计者和用户的通信界面©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-5©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-5©2009Xilinx,Inc.AllRightsReservedC语言在描述硬件方面的缺陷不具备并发性：C语言是顺序语言，而硬件系统存在固有并发性，可以并行操作不支持硬件数据类型：硬件系统中大量使用bit类型、多值逻辑类型、有符号数、无符号数和定点数据类型缺少时间概念：硬件系统应能按时间顺序进行操作缺少硬件类型的通信：硬件可以通过信号、协议进行通信缺少重启机制：硬件在本质上是可以重新启动运行的©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-6©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-6©2009Xilinx,Inc.AllRightsReservedHDL与C语言的异同相同点都有语句,块结构,变量,常数,操作符,某些相同关键字等不同点C语言是顺序的串行计算模型硬件描述语言最终翻译成逻辑门,而不是指令HDL硬件默认是并行执行的,要串行执行需经特殊构造©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-7©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-7©2009Xilinx,Inc.AllRightsReservedVHDL语言的出现及发展状况VHSICHardwareDescriptionLanguageVHSIC=VeryHighSpeedIntegratedCircuitVHDL语言源于美国国防部发起的VHSIC(VeryHighSpeedIntegratedCircuits)计划(1980年)工艺目标能够很好实现，但设计工具太落后，需要制定一种新的描述方法降低开发费用，避免重复设计目标是为下一代集成电路的生产、计划开发超高速且非常复杂的IC©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-8©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-8©2009Xilinx,Inc.AllRightsReservedVHDL语言的出现及发展状况政府牵头，VHDL工作小组于1981年6月成立1983年第三季度，由IBM公司、TI公司、Intermatrics公司签约，组成开发小组1986年IEEE标准化组织讨论VHDL语言标准1987年12月通过标准审查并宣布实施，即IEEESTD1076-19871993年VHDL重新修订，形成新的标准即IEEESTD1076-19932001年修订为VHDL2001之后，美国国防部要求电子系统开发商的合同文件一律采用VHDL文档。第一个官方VHDL标准得到推广、实施和普及©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-9©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-9©2009Xilinx,Inc.AllRightsReservedVHDL的特点设计技术齐全、方法灵活、支持广泛VHDL可以支持Top-down和基于库的设计方法，而且还支持同步电路、异步电路、FPGA及其他电路设计。系统硬件描述能力强VHDL具有多层次描述系统硬件功能的能力，可以从系统的数学模型直至门级电路。另外，高层次的行为描述可以与低层次的RTL描述和结构描述混合使用。©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-10©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-10©2009Xilinx,Inc.AllRightsReservedVHDL的特点VHDL的硬件描述与工艺技术无关用VHDL语言设计系统硬件是与工艺无关的，这样，在工艺更新时，就无须修改原设计程序，只要改变相应的综合工具的设置就行了。由此可见，无论修改电路还是修改工艺，相互之间也不会产生什么不良影响。VHDL语言标准、规范、易于共享和复用由于VHDL是最早被IEEE承认的工业标准，语法比较严格，风格类似于Ada，易于阅读和使用，而且存在着大量的Library和程序包(Package)，利于共享和复用。©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-11©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-11©2009Xilinx,Inc.AllRightsReservedVHDL的特点性能评估能力由于不依靠器件的设计和可移植能力的特点，允许设计者采用不同的综合工具来评估设计。在设计者开始设计之前，无需了解将采用何种器件和工艺，设计者就可进行一个完整的设计描述，并对其进行综合，生成选定器件结构和工艺库的逻辑功能，然后再评估结果，选用最适用设计需求的器件。©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-12©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-12©2009Xilinx,Inc.AllRightsReservedVHDL的特点ASlC移植如果你的设计被综合到一个CPLD或FPGA的话，则可使你的产品以最快的速度上市。当产品达到相当数量时，采用VHDL能较容易的帮你实现转化成ASIC设计。上市时间快，成本低VHDL与可编程器件相结合，可大大的提高数字系统单片化的速度，可使产品设计的前期风险降到最低。©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-13©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-13©2009Xilinx,Inc.AllRightsReservedVHDL的能力范围VHDL既可以被计算机阅读，又可以被人阅读，它支持硬件的设计、验证、综合和测试支持硬件设计数据的交换、维护、修改和硬件的实现VHDL支持行为领域和结构领域的硬件描述，并且可以从最抽象的系统级一直到最精确的逻辑级VHDL不具有描述模拟电路的能力©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-14©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-14©2009Xilinx,Inc.AllRightsReservedVHDL的能力范围©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-15©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-15©2009Xilinx,Inc.AllRightsReserved设计的表示方法©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-16©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-16©2009Xilinx,Inc.AllRightsReserved设计的表示方法©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-17©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-17©2009Xilinx,Inc.AllRightsReserved设计的表示方法-Behaviourlevel©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-18©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-18©2009Xilinx,Inc.AllRightsReserved设计的表示方法-RTLlevel©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-19©2007Xilinx,Inc.AllRightsReservedFPGAandASICTechnologyComparison-19©2009Xil