第七章 存储器系统

第七章存储器系统7.1存储器系统概述7.2主存储器7.3新型存储器7.4高速缓冲存储器7.5辅助存储器7.1存储器系统概述7.1.1存储器分类7.1.2存储器的结构7.1.3程序访问局部性原理7.1.4存储器的层次结构7.1.1存储器分类1．按存储介质分类2．按存取方式分类3．按存储器的读写功能分4．按信息的可保存性分5．按在计算机系统中作用分类存储器分类表静态存储器存储器主存储器高速缓冲存储器随机存储器只读存储器磁盘磁带光盘不可改写ROM一次可改写ROM（PROM）可擦除可编程只读存储器（EPROM）多次电可改写ROM（EEPROM）掩膜型只读存储器（MROM）快擦型存储器（Flash-memory）辅助存储器动态存储器7.1.2存储器的结构1．基本存储单元2．存储体3．地址译码器(1)．单译码(2)．双译码4．片选与读／写控制电路5．I/O电路6．集电极开路或三态输出缓冲器7．其它外围电路7.1.3程序访问局部性原理1、时间局部性(temporalLocality)：如果一个存储项被访问，则可能该项会很快被再次访问。即在最近的未来要用到的信息很可能是现在正在使用的信息，这主要是程序循环造成的，即循环中的语句要被重复的执行。2、空间局部性(SpatialLocality)：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。即在最近的未来要用到的信息很可能与现在正在使用的信息，在程序空间上是相邻或相近的，这主要是由于指令通常是顺序执行的，以及数据一般是以向量、阵列、树形、表格等形式簇聚地存储所致。7.1.4存储器的层次结构问题的提出速度越快，每位价格就越高；容量越大，每位价格就越低；容量越大，速度越慢。解决存储器容量和速度矛盾的办法应用了访问局部性原理，把存储体系设计成为层次化的结构（MemoryHierarchy）以满足使用要求。在这个层次化存储系统中，一般由寄存器、高速缓存(Cache)、主存(内存)、外存(硬盘等)组成,而不只是依赖单一的存储部件或技术。CPU寄存器Cache主存磁盘Cache磁盘光盘磁带7.2主存储器7.2.1主存储器的技术指标7.2.2计算机内部存储部件7.2.3随机读写存储器(RAM)7.2.4只读存储器(ROM)7.2.5主存储器的组织7.2.1主存储器的技术指标位/秒，字节/秒数据传输速率技术指标单位时间里存储器所存取的信息量,存储器带宽ｎｓ主存的速度连续启动两次操作所需间隔的最小时间存储周期ｎｓ主存的速度启动到完成一次存储器操作所经历的时间存取时间字数，字节数存储空间的大小在一个存储器中可以容纳的存储单元总数存储容量单位表现含义指标7.2.2计算机内部存储部件1半导体存储器的分类2半导体存储器芯片的基本结构1半导体存储器的分类2.只读存贮器ROM(1)掩模工艺ROM(2)可一次编程ROM(3)可擦去的PROM按照工作方式的不同，半导体存贮器分为读写存贮器(RAM)和只读存贮器(ROM)。1.读写存贮器RAM(1)双极型RAM(2)金属氧化物(MOS)RAM静态RAM动态RAMMOS型双极型不可编程掩膜ROM可编程ROM可擦除、可再编程ROM紫外线擦除的EPROM电擦除的E2PROM随机读写存储器RAM只读存储器ROM半导体存储器2半导体存储器芯片的基本结构地址译码器存储矩阵控制逻辑A0A1An……三态数据缓冲器……D0D1DNW/RCS图7-6半导体存储器组成框图（1）存储体（2）外围电路1)地址译码电路2)读/写控制电路（3）地址译码方式1)单译码方式2)双译码方式单译码方式地址译码器0123…15A0A1A2A3选择线存储体数据缓冲器控制电路4位I/O0～I/O3CSWR…双译码方式三态双向缓冲器32×32＝1024存储矩阵1024×1控制电路Y向译码器CSWRRDA5A6A7A8A9Y0Y1Y31…X0X1X2X31…X向译码器A0A1A2A3A4I/O(1位)7.2.3随机读写存储器(RAM)7.2.3.1静态RAM(SRAM)7.2.3.2动态RAM（DRAM）7.2.3.1静态RAM(SRAM)（1）静态RAM(SRAM)的基本存储电路行选择线XV3V1AV4V2BV5D位线VCCV7I/O列选择线YV6V8I/O位线D图7-9六管静态RAM存储电路（2）Intel2114SRAM芯片A3A4A5A6A7A8行地址译码存储矩阵64×64列选择A0A1A2A9…输入数据控制I/O1&1&2I/O2I/O3I/O4CSWE列I/O电路图7-10Intel2114内部结构Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I/O1A9A8A7VCC(a)A0A1A2A3A4A5A6A7A8A9WECS(b)I/O2I/O3I/O4I/O1Intel2114引脚及逻辑符号(a)引脚；(b)逻辑符号7.2.3.2动态RAM（DRAM）（1）动态RAM的基本存储电路1)四管动态RAM基本存储电路V9V5AV1C1BV2C2CDDI/OV7V10V6V8预充行选择线X列选择线YI/ODDC预充2)单管动态RAM基本存储电路行选择信号VC刷新放大器列选择信号数据输入/输出线3)动态RAM的刷新周期序号地址序号013871387239990xyw01127读/写维持刷新刷新间隔2ms图7-14(a)集中刷新方式W/RW/RW/RW/RW/RREFREFREF1270126tMtRtC刷新间隔128个系统周期系统周期号图7-14(b)分散刷新方式W/RW/RW/RW/RREFW/RW/RW/RW/RREFtctc0.5µs0.5µs0.5µs15.5µs15.5µs图7-14(c)异步刷新方式（2）Intel2174A动态RAM芯片8位地址锁存器A0A1A2A3A4A5A6A7128×128存储矩阵128个读出放大器1/2(1/128列译码器)128个读出放大器128×128存储矩阵1/128行译码器1/128行译码器128×128存储矩阵128个读出放大器1/2(1/128列译码器)128个读出放大器128×128存储矩阵1/4I/O门输出缓冲器DOUTVSSVDD行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器RASCASWEDIN图7-15Intel2164A内部结构示意图12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0…CASRASDOUTWEA7～A0CASRASWEVSSVDD地址输入列地址选通行地址选通写允许＋5地(a)(b)Intel2174A引脚与逻辑符号(a)引脚；(b)逻辑符号(3)静态RAM与动态RAM的比较目前,动态RAM比静态RAM的应用要广得多。主要原因是：l在同样大小的芯片中，动态RAM的集成度远高于静态RAM，如动态RAM的基本单元电路为一个MOS管，静态RAM的基本单元电路为6个MOS管；l动态RAM行、列地址按先后顺序输送，减少了芯片引脚，封装尺寸也减少；l动态RAM的功耗仅为静态RAM的1/6；l动态RAM的价格仅为静态RAM的1/4。因此随着动态RAM容量不断扩大，速度不断提高，它被广泛应用于计算机的主存。动态RAM也有缺点：由于使用动态元件（电容），因此它的速度比静态RAM低；动态RAM需要再生，因此需要配制再生电路，也需要消耗一部分功率。通常，容量不大的高速存储器大多用静态RAM实现。7.2.4只读存储器(ROM)1．ROM的分类2．掩膜式只读存储器(MROM)3．可编程只读存储器(PROM)4．可擦除、可再编程的只读存储器PROM2．掩膜式只读存储器(MROM)VCC单元0单元1单元2单元3D0D1D2D3地址译码器A0A1图7-17掩膜式ROM示意图3．可编程只读存储器(PROM)字线位线DiVCC图7-18PROM存储电路示意图4、可擦除、可再编程的只读存储器PROM目前，根据擦除芯片内已有信息的方法不同，可擦除、可再编程ROM可分为两种类型：紫外线擦除PROM(简称EPROM)电擦除PROM(简称EEPROM或E2PROM)(1)EPROM和E2PROM简介DDSFGCGWVSS(地)(b)(a)N＋3～4mN＋P-SiSiO2SCGFGD(a) SIMOS管结构；(b) SIMOSEPROM元件电路DDSFGCGWVSS(地)(b)(a)N＋3～4mN＋P-SiSiO2SCGFGD图7-19SIMOS型EPROM(2)Intel2716EPROM芯片1)2716的内部结构和外部引脚Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列译码行译码A10～A0地址输入读出放大2K×8位存储矩阵输出缓冲器数据输出端O7～O0……片选，功率下降和编程逻辑CSPD/PGM(c)VPPGNDVCC2)2716的工作方式引脚方式PD/PGM数据总线状态读出00+5输出未选中×1+5高阻待机1×+5高阻编程输入宽52ms的正脉冲1+25输入校验编程内容00+25输出禁止编程01+25高阻VPP/VCS3)常用的EPROM芯片型号容量结构最大读出时间/ns制造工艺需用电源/V管脚数27081 K×8 bit350~450NMOS5，[phone] K×8 bit300~450NMOS+5242732A4 K×8 bit200~450NMOS+52427648K×8bit200~450HMOS+5282712816K×8 bit250~450HMOS+5282725632 K×8 bit200~450HMOS+5282751264 K×8 bit250~450HMOS+528275134×64 K×8 bit250~450HMOS+528(3)Intel2816E2PROM芯片Intel2816123456789101112131415161718192021222324A7A6A5A4A3A2A1A0I/O0GNDA10VCCA8A9WEI/O1I/O2OECEI/O7I/O6I/O5I/O4I/O3A10～A0OEI/O7～I/O0CEWE地址引脚输出允许数据输入/输出片选信号写允许引脚方式CEOEVPP/V数据线状态读出00+4+6输出待机(备用)1×+4+6高阻字节擦除01+21输入为全1字节写入01+21输入整片擦除0+9+15V+21输入为全1擦写禁止1×+4+22高阻表7-52816的工作方式7.2.5主存储器的组织1．存储器芯片与CPU的连接2．存储器芯片的扩展3、存储器的读、写周期4、主存储器组成实例1．存储器芯片与CPU的连接存储器芯片与CPU之间的连接，实质上就是其与系统总线的连接，包括：l地址线的连接；l数据线的连接；l控制线的连接；在连接中要考虑的问题(1)CPU总线的负载能力(2)CPU的时序和存储器的存取速度之间的配合问题(3)存储器的地址分配和片选问题(4)控制信号的连接2．存储器芯片的扩展(1)存储器芯片的位扩充位扩展是指增加存储字长，这种方法的适用场合是存储器芯片的容量满足存储器系统的要求，但其字长小于存储器系统的要求。例2用1K×4的2114芯片构成lK×8的存储器系统。分析：由于每个芯片的容量为1K，故满足存储器系统的容量要求。但由于每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。用2114组成1K×8的存储器连线A11A10译码器A9A9A0A0WRWEI/OI/OCS2114(1)...D0D3D4D7A9A0WEI/OI/OCS