存储系统

教案正页课程名称：计算机组成原理任课教师总课序第次授课时间第11周第次课撰写（修改）稿2012年9月18日讲课内容第4章课题存储器课时安排4课时授课方式□理论课□讨论课□实践课□实验课□习题课□其他教具准备黑板多媒体讲解教学目的了解存储器的分类及层次结构、主存的基本组成和CPU的联系教学重点①存储器的分类及层次结构②主存的基本组成和CPU的联系教学难点存储器的层次结构和主存的基本组成教学基本内容教学手段及时间分配复习旧课：回忆前节课所讲内容,提问:计算机硬件系统由哪些组成?引入新课：计算机中所有的信息（数据）都存储在存储器中，所以存储器是计算机的记忆设备。随着超大规模集成电路技术的发展，CPU技术的飞速发展，使得存储器与CPU之间还有I/O设备之间信息交换速度成为了关键，因此存储器的性能已成为计算机系统的核心。新课内容：4.1概述4.2主存储器4.2.1概述4.2.2半导体存储器芯片简介板书纲要：见增加页范例讲解实验讲解课堂讨论本讲共2课时，其中：4.1概述1课时4.2主存储器4.2.1概述4.2.2半导体存储器芯片简介1课时教案中页(一)存储器的分类提高存储器带宽○1缩短储存周期○2增加存储字长,使每个周期可读/写更多的二进制数○3增加存储体内存地址线n,数据线数k芯片的容量为2k×k位20位的地址可以访问1MB的存储空间,32位的地址可以访问4GB的内存空间,64位可以访问1800万TB静态RAM和动态RAM之间的比较。目前,动态RAM的应用比静态RAM要广泛的多：①同样大小的芯片中,动态的RAM的集成度远高于静态RAM,DRAM的基本单元电路为一个MOS管,SRAM的基本单元电路可为4~6个MOS管②DRAM行、列按先后顺序输送,减少了芯片引脚,封装尺寸也减少③DRAM的功耗比SRAM小④DRAM的价格比SRAM的价格便宜DRAM也有缺点①由于使用动态元件(电容),因此它的速度比SRAM低②DRAM需再生,需配置再生电路,也消耗一部分功率.通常容量不大的Cache大多用SRAM实现存储器与CPU连接对比项目SRAMDRAM储存信息触发器电容破坏性读出非是需要刷新非是行列地址同时送分两次运行速度快慢集成度低高发热量大小存储成本高低(二)存储器的层次化结构存储器有3个重要的指标:速度,容量和每位价格,一般来说,速度越快,位价越高;容量越大,位价越低,容量大,速度就越低.上述三者的关系用下图表示:存储系统层次结构主要体现在缓存-主存-辅存这两个存储层次上,如下图所示:缓存-主存层次主要解决CPU和主存速度不匹配的问题主存-辅存层次主要解决存储系统的容量问题从CPU角度来看缓存-主存层次的速度接近于缓存,高于主存；其容量和价位却接近于主存,这就从速度和成本的矛盾中获得了理想的解决办法.主存-辅存层次从整体分析,其速度接近于主存,容量接近于辅存,平均价位也接近于低速的、廉价的存储价位,这又解决了速度、容量、成本这三者之间的矛盾.现代计算机系统几乎都具有这两个存储层次,构成了缓存、主存、辅存三级存储系统.(三)半导体随机存取存储器1.SRAM存储器的工作原理SRAM静态存储单元的每个存储位需要四到六个晶体管组成.比较典型的是六管存储单元,即一个存储单元存储一位信息0或1.静态存储单元保存的信息比较稳定,信息为非破坏性读出,故不需要重写或者刷新操作;另一方面,其结构简单,可靠性高,速度较快,但其占用元件较多,占硅片面积大,且功耗大,所以集成度不高.静态随机存储单元2.DRAM存储器的工作原理常见的DRAM存储单元有三管式和单管式两种,它们的共特点是靠电容存储电荷的原理来寄存信息.若电容上存有足够的电荷表示“”,电容上无电荷表示0.电容上的电荷一般只能维持1-2ms,因此即使电源不掉电,电容上的电荷会自动消失.因此,为保证信息的不丢失,必须在2ms之内就要对存储单元进行一次恢复操作,这个过程称为再生或者刷新.与SRAM相比,DRAM具有集成度更高,功耗低等特点,目前被各类计算机广泛使用.(四)只读存储器前面介绍的DRAM和SRAM均为可任意读／写的随机存储器,当掉电时,所存储的内容消失,所以是易失性存储器.只读存储器,即使停电,存储内容也不丢失.根据半导体制造工艺不同,分为ROM,PROM,EPROM,E2ROM和FlashMemory1.只读存储器(ROM)掩模式ROM由芯片制造商在制造时写入内容,以后只能读而不能再写入.其基本存储原理是以元件的“有／无”来表示该存储单元的信息(“1”或“0”),可以用二极管或晶体管作为元件,显而易见,其存储内容是不会改变的.2.可编程序的只读存储器(PROM)PROM可由用户根据自己的需要来确定ROM中的内容,常见的熔丝式PROM是以熔丝的通和断开来表示所存的信息为“1”或“0”.刚出厂的产品,其熔丝是全部接通的.根据需要断开某些单元的熔丝(写入).显而易见,断开后的熔丝是不能再接通了,因而一次性写入的存储器.掉电后不会影响其所存储的内容.3.可擦可编程序的只读存储器(EPROM)为了能修改ROM中的内容,出现了EPROM.利用浮动栅MOS电路保存信息,信息改写用紫外线照射即可擦除.4.可电擦可编程序只读存储器(E2PROM)E2PROM的编程序原理与EPROM相同,擦除原理完全不同,重复改写次数有限制(因氧化层被磨损),一般10万次.其读写操作可按每个位或每个字节进行,类似SRAM,但每字节的写入周期要几毫秒,比SRAM长得多.E2PROM每个存储单元采则2个晶体管.其栅极氧化层比EPROM薄,因此具有电擦除功能.5.快除读写存储器(FlashMemory)F1ashMemory是在EPROM与E2PROM基础上发展起来的,其读写过程和E2PROM不同,F1ashMemory的读写操作一般是以块为单位.布置作业（书面作业、电子版作业）①
P233:1，6，8②查看系2、4、5机房计算机的主存储器容量，硬盘大小及规格等相关信息课后小结①存储器是计算机系统中的记忆部件，也是核心部件，在计算机中按照不同的分类方法可以将存储器分成很多类型。③存储系统结构主要体现在缓存-主存和主存-辅存两个存储层次上④主存储器包括存储体、各种逻辑部件及控制电路。④半导体存储器芯片举例说明：1.每项页面大小可自行添减；2.教学手段如：范例讲解、多媒体讲解、模型讲解、实物讲解、挂图讲解、音像讲解、实验讲解等。教案正页课程名称：计算机组成原理任课教师总课序第次授课时间第12周第次课撰写（修改）稿2012年9月18日讲课内容第4章课题存储器课时安排4课时授课方式□理论课□讨论课□实践课□实验课□习题课□其他教具准备黑板多媒体讲解教学目的主存储器与CPU的连接教学重点主存储器与CPU的连接教学难点存储器与CPU的连接教学基本内容教学手段及时间分配复习旧课：回忆上节课所讲内容引入新课：从一台具体的计算组成上简单的介绍一下安装在主机箱上主板,以及主板之上内存,引出内存在主板中的物理位置和芯片组。引出本节新的内容。新课内容：存储器与CPU的连接板书纲要：范例讲解实验讲解课堂讨论本讲共4课时，其中：存储器与CPU的连接教案中页(五)主存储器与CPU的连接1个存储器的芯片的容量是有限的,它在字数或字长方面与实际存储器的要求都有很大差距,所以需要在字向和位向进行扩充才能满足需要.根据存储器所需的存储容量和所提供的芯片的实际容量,可以计算出总的芯片数.一个存储器的容量为M×N位,若使用L×K位存储器芯片,那么,这个存储器共需要M/L×N/K存储器芯片.1．位扩展位扩展指的是用多个存储器器件对字长进行扩充.位扩展的连接方式是将多片存储器的地址,片选己,读写控制端R/W可相应并联,数据端分别引出.2)字扩展字扩展指的是增加存储器中字的数量.静态存储器进行字扩展时,将各芯片的地址线,数据线,读写控制线相应并联,而由片选信号来区分各芯片的地址范围.3)字位扩展实际存储器往往需要字向和位向同时扩充.(六)双口RAM和多模块存储器1.双端口存储器双端口存储器是一种具有两个单独的读/写端口及控制电路的存储器,通过增加一个读/写端口,双端口存储器扩展了存储器的的信息交换能力.2.多模块存储器为了解决CPU与主存储器之间的速度匹配问题,在高速存储器中,普遍采用并行主存系统.即利用类似存储器扩展(位扩展,字扩展,字位扩展)的方法,将n个字长为W位的存储器并行连接,构建一个更大的存储器.并行主存有单体多字方式,多体并行方式和多体交叉方式.布置作业（书面作业、电子版作业）①P233:2~5②上网查询现在市场流行的有哪些规格的内存和高速缓冲寄存器，主要采用了那些技术课后小结存储器按不同的方式分类、工作原理、组成方式与CPU的连接，主要学会高速缓冲存储器的存储原理，数据校验码校验过程。说明：1.每项页面大小可自行添减；2.教学手段如：范例讲解、多媒体讲解、模型讲解、实物讲解、挂图讲解、音像讲解、实验讲解等。教案正页课程名称：计算机组成原理任课教师总课序第次授课时间第12周第次课撰写（修改）稿2012年9月18日讲课内容第4章课题存储器课时安排4课时授课方式□理论课□讨论课□实践课□实验课□习题课□其他教具准备黑板多媒体讲解教学目的掌握高速缓冲存储器、高速存储器、了解虚拟存储器、存储保护以及由各种存储器组成的多级存储系统的工作原理。教学重点高速缓冲存储器虚拟存储器教学难点存储器与CPU的连接替换策略教学基本内容教学手段及时间分配复习旧课：回忆上节课所讲内容引入新课：从一台具体的计算组成上简单的介绍一下安装在主机箱上主板,以及主板之上内存,引出内存在主板中的物理位置和芯片组。引出本节新的内容。新课内容：存储器校验高速缓冲存储器cache__主存地址映射替换策略磁盘存储器板书纲要：范例讲解实验讲解课堂讨论本讲共4课时，其中：高速缓冲存储器存储器校验2课时cache_主存地址映射替换策略2课时教案中页(七)高速缓冲存储器(Cache实际上,这是来自法文的一个单词,意思是隐蔽之所或藏东西的地方)概述1.问题的提出避免CPU“空等”现象CPU和主存(DRAM)的速度差异1.程序访问的局部性从大量的统计中得到的一个规律是,程序中对于存储空间90%的访问局限于存储空间的10%的区域中,而另外10%的访问则分布在存储空间的其余90%的区域中.这就是通常说的局部性原理.访存的局部性规律包括两个方面:时间局部性:如果一个存储项被访问,则可能该项会很快被再次访问.空间局部性:如果一个存储项被访问,则该项及其邻近的项也可能很快被访问.2.Cache的基本工作原理Cache通常由两部分组成,块表和快速存储器.其工作原理是:处理机按主存地址访问存储器,存储器地址的高段通过主存-Cache地址映象机构借助查表判定该地址的存储单元是否在Cache中,如果在,则Cache命中,按Cache地址访问Cache.否则,Cache不命中,则需要访问主存,并从主存中调入相应数据块到Cache中,若Cache中已写满,则要按某种算法将Cache中的某一块替换出去,并修改有关的地址映象关系.从这个工作原理我们可以看出,它已经涉及到了两个问题.首先是定位,然后是替换的问题.Cache的存在对程序员是透明的.其地址变换和数据块的替换算法均由硬件实现.通常Cache被集成到CPU内以提高访问速度.3.Cache和主存之间的映射方式因为处理机访问都是按主存地址访问的,而Cache的空间远小于主存,如何知道这一次的访问内容是不是在Cache中,在Cache中的哪一个位置呢?这就需要地址映象,即把主存中的地址映射成Cache中的地址.让Cache中一个存储块(空间)与主存中若干块相对应,如此,访问一个主存地址时,就可以对应地知道在cache中哪一个地址了.地址映象的方法有三种:直接映象,全相联映象和组相联映象.直接映象就是将主存地址映象到Cache中的一个指定地址.任何时候,主存中存储单元的数据只能调入到Cache中的一个位置,这是固定的,若这个位置已有数据,则产生冲突,原来的块将无条件地被替换出去.全相联映象就是