MSI组合逻辑电路设计(数电实验)

LOGO欢迎来到电子技术实验室实验五：MSI组合逻辑电路设计必做内容1必做内容2选做内容1选做内容2必做内容174LS138管脚图和74LS20及74151管脚图1234ABCD4321DCBATitleNumberRevisionSizeA4Date:8-Nov-2004SheetofFile:E:\洪志刚\教学\实验200407\数字电子技术实验\20041030数电实验\数电实验教案20041030\实验图.ddbDrawnBy:A1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y77IC174ALS13874LS13874LS2074151管脚图1234ABCD4321DCBATitleNumberRevisionSizeA4Date:8-Nov-2004SheetofFile:E:\洪志刚\科研\温度检测\温度检测图\1驱动电路.DDBDrawnBy:I04I13I22I31I415I514I613I712A11B10C9E7Z5Z6IC374LS151必做内容1：用74LS138译码器附加门电路实现一位全加器解：(1)分析设计要求，列出真值表设被加数为Ai，加数为Bi，低位进位数为Ci-1。输出本位和为Si，向高位的进位数为Ci。列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi-1BiAi输出输入7421mmmmSi7653mmmmCi(3)选择译码器选用3线–8线译码器CT74LS138。并令A2=Ai，A1=Bi，A0=Ci-1。(2)根据真值表写函数式Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根据译码器的输出有效电平确定需用的门电路(5)画连线图Ci&Si&CT74LS138输出低电平有效，iimY，i=0~7因此，将函数式变换为74217421YYYYmmmmSi76537653YYYYmmmmCi用74LS138译码器附加门电路实现一位全加器必做内容2：数据范围指示器的设计1设A、B、C、D是4位二进制数，可用来表示16个十进制数X。设计一个组合逻辑电路，使之能区分下列三种情况：①0≤X≤4；②5≤X≤9；③10≤X≤15要求用数据选择器和译码器两种方法实现。用两片74LS138接成4线-16线译码器，并附加六输入的与非门实现。方案一方案二用3片74LS151并附加1个非门电路实现00000000000111110000F1DBA101010101010011110011001100110111100001111000111111110000000CF2F300000011111000001111110000000000)15,14,13,12,11,10(3)9,8,7,6,5(2)4,3,2,1,0(1mFmFmF用2片74LS138和3个六输入与非门实现用2片74LS138和3个六输入与非门实现DCBACDBADCBADCBADCBAF1DCBADCBABCDADBCADCBAF200000000000111110000F1DBA101010101010011110011001100110111100001111000111111110000000CF2F300000011111000001111110000000000ABCDDABCDCABDCABCDBADCBAF3分离出变量D，令A2=A，A1=B，A0=C并与74LS151输出表达式比较得：对于F1，有D0=1，D1=1，D2=/D，D3=D4=D5=D6=D7=0对于F2，有D3=1，D4=1，D2=D，D0=D1=D5=D6=D7=0用3片数据选择器74LS151实现和一片74LS00实现对于F3，有D0=D1=D2=D3=D4=0，D5=D6=D7=1用3片数据选择器74LS151实现和一片74LS00实现实验报告要求：1、认真整理实验数据，并列出表格或画出曲线；2、分析实验测量数据与理论数据误差；3、写出本次实验电路小结；4、认真总结本次实验的心得体会和意见，以及改进实验的建议。LOGO