门电路---CMOS

教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、了解逻辑门的主要参数及在应用中的接口问题。3.逻辑门电路1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介TTL系列门MOS门平均延迟时间：75ns平均延迟时间：3~10ns结构复杂、集成度低功耗低（0.01mw）功耗高（2~20mw）开关速度较快结构和制造工艺简单容易实现高密度制作开关速度稍低在大规模的集成电路中，主要采用的是CMOS电路。3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平vOvI驱动门G1负载门G211输出高电平的下限值VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIH(min)输出低电平的上限值VOL(max)输出高电平+VDDVOH(min)VOL(max)G1门vO范围vO输出低电平输入高电平VIH(min)VIL(max)+VDDG2门vI范围输入低电平vIminIHVmaxILVNHVNLVOHVOLV驱动门minOHVmaxOLV负载门IHVILVVNH—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNH=VOH(min)－VIH(min)2.噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力.1驱动门vo1负载门vI噪声0103.1.2逻辑门电路的一般特性minIHVmaxILVNHVNLVOHVOLV驱动门minOHVmaxOLV负载门IHVILVVNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：VNL=VIL(max)－VOL(max)1驱动门vo1负载门vI噪声101类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间tPHL输出50%90%50%10%tPLHtftr输入50%50%10%90%3.1.2逻辑门电路的一般特性4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示扇入数：取决于其输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗3.1.2逻辑门电路的一般特性10111电流方向?灌电流IILIOLIIL…1n个=nIIL驱动门的所带负载分为灌电流负载和拉电流负载两种情况:（a)带灌电流负载NIIOLOLIL()()驱动门负载门扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。3.1.2逻辑门电路的一般特性负载门驱动门01110电流方向?拉电流IIHIOH…1n个=nIIH(b)带拉电流负载IIH如NOH=NOL则取两者的最小值为门的扇出系数（负载门）驱动门）IHOHIIN(OH3.1.2逻辑门电路的一般特性负载门驱动门电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55各类数字集成电路主要性能参数的比较3.1.2逻辑门电路的一般特性1、高、低电平产生的原理+5VRvoSvIR当S闭合，O=当S断开，O=0V+5V(低电平)(高电平)理想开关的两个工作状态：接通状态：要求阻抗越小越好，相当于短路。断开状态：要求阻抗越大越好，相当于开路。3.1.3MOS开关及其等效电路2.产生的高、低电平半导体器件RcVCCVCCvCEiCRcvovIRbVCC工作在截止区:输出高电平工作在饱和区:输出低电平场效应三极管利用电场效应来控制电流的三极管，称为场效应管，也称单极型三极管。场效应管特点:只有一种载流子参与导电；输入电阻高,可达109以上;工艺简单、易集成、功耗小、体积小、成本低。3.1.3MOS开关及其等效电路由金属、氧化物和半导体制成。称为金属-氧化物-半导体场效应管，或简称MOS场效应管。是一种电压控制器件；3.1.3MOS开关及其等效电路P型硅衬底dgsB衬底符号N＋N＋源极s漏极d栅极gB衬底引线1、N沟道增强型MOS场效应管3.V-I特性曲线（1）输出特性const.DSDGS)(vvfiiD/mA864205101520vDS/V可变电阻区预夹断临界点轨迹vDS＝vGS－VT(或vGD＝vGS－vDS＝VT)7V6V5V4VvGS＝3V饱和区截止区①截止区:当vGS＜VT时，iD＝0，为截止工作状态。dgsB衬底iD/mA864205101520vDS/V可变电阻区7V6V5V4VvGS＝3V饱和区截止区const.DSDGS)(vvfi②可变电阻区rdso是一个受vGS控制的可变电阻,vGS越大rdso越小（1）输出特性rdso=vDS/iDiDvDS=CrdsoIGSTN()OOHDDV+VDD+10VRD20kBGDSvIvO+VDD+10VRD20kGDSvIvO开启电压vTN=2V3）NMOS开关及其等效电路OOL0V+VDD+10VRD20kBGDSvIvOIGSTN()开启电压vTN=2ViD+VDD+10VRD20kGDSvIvORONRD3）NMOS开关及其等效电路3.1.4CMOS反相器1、工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=2V逻辑图DDTN)TPVVV＞(AL逻辑表达式电路逻辑功能分析:1、列出电路状态表；（根据输入确定半导体器件开关状态及输出电平）2、列出真值表；3、确定逻辑功能。vi(A)0vO(L)1逻辑真值表10iD+VDD+vI-vOTNTPABCDEF0iD/mAvI/VVTHABCDEFVDDVTH0vO/VvI/V电压传输特性电流传输特性AB、EF段：TN、TP总有一个为截止状态，故iD0。CD段：TN、Tp均导通，流过两管的漏极电流达到最大值iD=iD（max)。阈值电压：VTH=0.5VDD（VDD=3~18V）电流传输特性3.1.4CMOS反相器3.1.3其他CMOS门电路ABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1、CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&00100111ABY=(a)电路结构(b)工作原理VTN=2VVTP=2V0V10V或非门BAL2、CMOS或非门+VDD+10VTP1TN1TN2TP2ABLABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥1001001110V10VVTN=2VVTP=2V3.1.3其他CMOS门电路0~0V1~10V3.CMOS与门AB&Y1ABABY+VDDVSSTP1TN1TP2TN2ABYABY&AB+VDDB1G1D1S1ATNTPB2D2S2G2VSSAYABY3.1.3其他CMOS门电路4.CMOS或门Y1YABABBA+VDDB1G1D1S1ATNTPB2D2S2G2VSSAYAB≥1ABY≥1+VDDVSSTP1TN1TN2TP2ABYBAY3.1.3其他CMOS门电路VDDBAL=ABXBABAXBALBABAAB由或非门和与或非门组成BAXAB5、异或门电路3.1.3其他CMOS门电路XABY=CDL=X+YL=X+Y=AB+CD=ABCDVDDBALCDXYCMOS门电路分析3.1.3其他CMOS门电路1.CMOS漏极开路门1.）CMOS漏极开路门的提出输出短接，会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB0101L10线与线与能实现吗?（2）漏极开路门的结构与逻辑符号+VDDTP1TN1TP2TN2ABLABL电路ABL&逻辑符号漏极开路门输出连接RPVDDLAB(a)工作时必须外接电源和电阻;(b)与非逻辑不变00111103.1.6CMOS漏极开路（OD）门和三态输出门电路RPVDDLABCDABCD12LPPABCDCDRPVDDLAB&&P1P2(c)可以实现线与功能;3.1.6CMOS漏极开路（OD）门和三态输出门电路111001、实现多个逻辑门输出端的线与集电极开路门的应用L=ABCDABCDL1L2L&&RVDDA&BCDL&L1L23.1.6CMOS漏极开路（OD）门和三态输出门电路2.三态(TSL)输出门电路1TPTNVDDLAEN&≥110011截止导通111高阻×0输出L输入A使能EN001100截止导通010截止截止×1逻辑功能：高电平有效的同相三态门01高阻3.1.6CMOS漏极开路（OD）门和三态输出门电路ENAL1三态输出门电路逻辑符号CS=1ABL____ABCS&LEN逻辑符号其他三态与非门：ABCS&LEN逻辑符号高阻××00111011101001BAL数据输入端EN真值表高阻××10111011101000BAL数据输入端EN真值表ZLCS=0ZLCS=1CS=0ABL____低电平有效高电平有效3.1.6CMOS漏极开路（OD）门和三态输出门电路(1)构成总线转输结构EN1EN1EN1…G1G2Gn1EN2ENnEND0AD0BD0N数据总线011…101…110…任何时刻，只允许一个三态门使能，其余为高阻态。RAMROMI/OD03.1.6CMOS漏极开路（OD）门和三态输出门电路A1BC11EN1ENENENL2L1ABCL1L2分析下图所示逻辑门电路，根据输入波形对应画出输出波形C=0L1=AL2=BC=1L1=BL2=A3.1.6CMOS漏极开路（OD）门和三态输出门电路1.CMOS传输门电路TPvI/vOTNvO/vICC+5V5V电路υI/υOυo/υIC等效电路3.1.7CMOS传输门(双向模拟开关)(TG门—TransmissionGate)CIO/OI/TGC2.工作原理：:01)1(CC、TN、TP均导通，OIDD(0~)vvV:10)2(CC、TN、TP均截止，OIvv导通电阻小(几百欧姆)关断电阻大(≥109)0XVDDYCLTG2TG1传输门组成的数据选择器C=0TG1导通,TG2断开L=XTG2导通,TG1断开L=YC=101XX断开导通0101断开X导通Y传输门组成的应用3.1.7CMOS传输门三、CMOS集成电路的主要特点(1)功耗极低