广西科技大学数字电子技术实验指导书(11-12-2)(1)

1实验一组合逻辑电路实验分析与设计一、实验目的1．掌握组合逻辑电路的分析方法与测试方法。2．能用指定芯片完成组合逻辑电路的设计。3．用实验验证所设计的逻辑电路的逻辑功能。4．熟悉各种集成门电路及正确使用集成门电路。二、设计要求1．根据电路图列出输入、输出真值表。2．利用卡诺图化简，写出最简的逻辑函数表达式。3．利用指定门电路（如74HC00等）实现逻辑功能。三、实验原理1．组合电路是最常见的逻辑电路，可以用一些常用的门电路来组合成具有其它功能的门电路。2．组合电路的分析是根据所给的逻辑电路，写出其输入与输出之间的数学表达式或真值表，从而确定该电路的逻辑功能。3．组合电路设计过程是在理想情况下进行的，即假设一切器件均没有延迟效应，但实际上并非如此，信号通过任何导线或器件都需要一定的响应时间，由于制造工艺上的原因，各器件延迟时间的离散性很大，这就有可能在一个组合电路中，在输入信号发生变化时，有可能产生错误的输出。这种输出出现瞬时错误的现象称为组合电路的冒险现象（简称险象）。四、实验内容1.分析、测试用与非门74HC00组成的半加器的逻辑功能图1-1由与非门组成的半加器电路(1)写出图1-1的逻辑表达式(2)根据表达式列出真值表，并画出卡诺图判断能否简化ABZ1Z2Z3SC00011011(3)根据图1-1，A、B两输入接至逻辑开关的输出插口。S、C分别接至逻辑电平显示输入插口。按下表的要求进行逻辑状态的测试，并将结果填入表中，同时与上面真值表进行比较，两者是否一致。ABSC0001101122.分析、测试用异或门74HC86和与非门74HC00组成的半加器逻辑电路。图1-2半加器电路根据半加器的逻辑表达式可知，半加器和S是A、B的异或，而进位C是A、B的相与，故半加器可用一个集成异或门和二个与非门组成，如图1-2所示。测试方法同1.（3）项，将测试结果填入自拟表格中，并验证逻辑功能。五、实验预习要求1．学习组合逻辑电路的分析方法。2．学习用与非门和异或门等构成半加器的工作原理。3．学习用指定逻辑门电路构成组合逻辑电路的方法。六、实验报告1、整理实验数据、图表，并对实验结果进行分析讨论。2、总结组合电路的分析与测试方法。3实验二集成译码器及其应用一、实验目的1.掌握二进制译码器和7段显示译码器的逻辑功能。2.了解各种译码器之间的差异，能正确选择译码器。3.熟悉掌握集成译码器的应用方法。4.掌握集成译码器的扩展方法。二、实验原理集成译码器是一种具有特定逻辑功能的组合逻辑器件，本实验以3线-8线二进制译码器74LS138为主，通过实验进一步掌握集成译码器。1．74LS138管脚及功能图2-1双排直立式集成3-8译码器74LS138各引脚功能及原理图中惯用画法如图2-1所示。由功能表可知：（1）三个使能端（ENENENEN2B2A1=0）任何一个无效时，八个译码输出都是无效电平，即输出全为高电平“1”；（2）三个使能端（ENENENEN2B2A1=1）均有效时，译码器八个输出中仅与地址输入对应的一个输出端为有效低电平“0”，其余输出无效电平“1”；（3）在使能条件下，每个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即：iim2B2A1ENENENY。2．用74LS138和门电路实现组合电路给定逻辑函数L可写成最小项之和的标准式，对标准式两次取非即为最小项非的与非，即EN1EN2AEN2BA2A1A0Y7Y6Y5Y4Y3Y2Y1Y00XXXXX11111111X1XXXX11111111XX1XXX111111110001111111000111111101010111110110111111011110011101111101110111111101011111111101111111100译码器74138真值表A0A1A2Y1Y0Y2Y3Y4Y5Y6Y7EN1EN2AEN2B123456789101112131474LS138A0A1EN2BGNDY7VCCA21516EN2AEN1Y6Y5Y4Y3Y2Y1Y04iiiimyL。逻辑变量作为译码器地址变量，即可用74LS138和与非门实现逻辑函数L。3．用译码器实现数据分配将需要传输的数据作为译码器的使能信号，地址变量作为数据输出通道的选择信号，译码器就能实现有选择的输出数据。三、实验内容1．74LS138功能测试将74LS138输出Y7～Y0接LED0/1指示器，地址A2A1A0输入接0/1开关变量，使能端接固定电平（VCC或地）。EN1EN2AEN2B≠100时，任意扳动0/1开关，观察LED显示状态，记录之。EN1EN2AEN2B=100时，按二进制顺序扳动0/1开关，观察LED显示状态，并与功能表对照，记录之。2．按图2-2连接电路，测试电路逻辑功能，列出逻辑函数F的真值表。图2-23．用74LS138和74LS20实现下述逻辑函数L（A，B，C）=AB+AC+BC；四、预习要求预习教材相关章节内容，完成实验内容中步骤三的设计工作，画出接线图。五、实验报告要求1．74LS138功能验证结论。2．逻辑函数F的真值表和相关结论。3．设计原理图和验证结果。A0A1A2Y1Y0Y2Y3Y4Y5Y6Y7EN1EN2AEN2B&接0/1开关1接LEDF74LS1381/274LS205实验三数据选择器功能测试及应用电路的设计和调试一、实验目的1、进一步熟悉用实验来分析组合逻辑电路功能的方法。2、了解数据选择器（多路开关MUX）的逻辑功能及常用集成数选器。3、了解组合逻辑电路由小规模集成电路设计和由中规模集成电路设计的不同特点二、实验原理本实验使用的集成数据选择器74LS151为8选1数据选择器，数据选择端3个地址输入A2A1A0用于选择8个数据输入通道D7～D0中对应下标的一个数据输入通道，并实现将该通道输入数据传送到输出端Y（或互补输出端Y）。74LS151还有一个低电平有效的使能端EN，以便实现扩展应用。74LS151引脚功能如图3-1和附表所示。在使能条件下（EN=0），74LS151的输出可以表示为70DYiiim，其中mi为地址变量A2、A1、A0的最小项。只要确定输入数据就能实现相应的逻辑函数，成为逻辑函数发生器。三、实验线路图图3-1123456789101112131474LS151D3D2YGNDD0VCCD11516YENA2A1A0D7D6D5D4ENA2A1A0YY1XXX010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D774151功能表6四、实验内容（简单实验步骤、实验数据及波形）1、利用实验装置测试74LS151八选一数据选择器的逻辑功能，按图3-2接线，将实验结果记录在下表中。2、交通灯红用R、黄用Y、绿用G表示，亮为1，灭为0。只有当其中一只亮时为正常Z=0，其余状态均为故障Z=1。该交通灯故障报警电路如图3-3，接线并检查电路的逻辑功能，将结果记录在下表中，可得表达式为：Z（R，Y，G）=∑m（0，3，5，6，7）RYGZ0000010100111001011101113、有一密码电子锁，锁上有四个锁孔A、B、C、D，按下为1，否则为0，当按下A和B、或A和D、或B和D时，再插入钥匙，锁即打开。若按错了键孔，当插入钥匙时，锁打不开，并发出报警信号，有警为1，无警为0。设计出电路如图3-4，按图接线并检查7电路的逻辑功能，列出表述其功能的真值表，记录实验数据如下表，可得表达式为：F（A，B，C，D）=∑m（0，1，2，3，4，6，7，8，10，11，13，14，15）五、实验报告要求1．74LS151功能测试结论；2．74LS151按规定连接的逻辑函数发生器数据及功能；六、其它数选器1．74LS25174LS251是三态输出的8选1数据选择器，与151有相同的管脚分布，EN为高电平时，输出高阻状态。2．74LS15374LS153是双4选1数据选择器，两数据选择器共用数选输入A1A0，无互补输出端。芯片管脚如下图分布。123456789101112131474LS1531ENA11YGND1D2VCC1D315161D12EN2Y2D02D12D22D3A01D08实验四触发器及其应用一、实验目的1.掌握基本RS、JK、D和T触发器的逻辑功能。2.掌握集成触发器的使用方法和逻辑功能的测试方法。3.熟悉触发器之间相互转换的方法。二、实验原理触发器具有稳定状态，用以表示另一状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本单元。1．基本RS触发器图4—1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟低电平直接图4-1置“1”端，因为S`=0时触发器被置“1”；R`为置“0”端，因为R`=0时触发器被置“0”，当S`=R`=1时状态保持。基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。2．JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和适用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发器。JK触发器的状态方程为Q*=JQ`+K`QJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与Q`为两个互补输出端。通常把Q=0、Q`=1的状态定为触发器“0”状态；而把Q=1,Q`=0定为“1”状态。后沿触发JK触发器的功能表如表4-1所示。表4-1输入输出SD`RD`CLKJKQ*Q*`01101001001100QQ`1110101101011111Q`Q11QQ`93．D触发器在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1=Dn其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。其功能表如表4-2。表4-2输入输出SD`RD`CLKDQ*Q*`0110100100111101100111QQ`三、实验内容1．测试基本RS触发器的逻辑功能按图4-1，用两个与非门组成基本RS触发器，输入端R`,S`接逻辑开关输出插口，输出端Q、Q`接逻辑电平显示输入插口，按表4-3的要求测试，记录之。表4-3R`S`QQ`000110112．双JK触发器74LS112逻辑功能(1).测试RD`、SD`的复位、置位功能任取一只JK触发器，RD`、SD`、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。要求改变RD`、SD`（J、K、CLK处于任意状态），并在RD`=0（SD`=1）或SD`=0（RD`=1）作用期间任意改变J、K及CLK的状态，观察Q、Q`状态。自拟表格并记录之。(2).测试JK触发器的逻辑功能按表4-4的要求改变J、K、CLK端状态，观察Q、Q`状态变化，观察触发器状态更新是否发生在CLK脉冲的下降沿（即CLK由1→0），记录之。3．测试双D触发器74LS74的逻辑功能(1).测试RD`、SD`的复位、置位功能测试方法同实验内容2，自拟表格记录。(2).测试D触发器的逻辑功能10按表4-5要求进行测试，并观察触发器状态更新是否发生在CLK脉冲的上升沿（即由0→1），记录之。表4-4JKCLKQ*Q=0Q=1000→11→0010→11→0100→11→0110→11→0表4-5DCLKQ*Q=0Q=100→11→010→11→0五、实验预习要求1．复习有关触发器内容2．列出各触发器功能测试表格六、实验报告1．列表整理各类触发器的逻辑功能。2．说明触发器的触发方式。3．体会触发器的应用。11实验五移位寄存器及其应用一、实验目的1．掌握中规模4位双向移位寄存器逻辑功能及使用