第6章 时序逻辑电路

学习要点了解时序逻辑电路的特点与分类。掌握时序逻辑电路的分析方法，能熟练分析计数器等常用时序逻辑电路。了解时序逻辑电路的设计方法，能设计简单的时序逻辑电路。第六章时序逻辑电路16.1概述2组合逻辑电路：t时刻输出仅与t时刻输入有关，与t以前的状态无关。时序逻辑电路：t时刻输出不仅与t时刻输入有关，还与电路过去的状态有关。一、组合逻辑电路和时序逻辑电路的区别1、从逻辑功能上看3组合逻辑电路1a2ana1y2ymy组合逻辑电路的框图时序逻辑电路框图存储电路主要由触发器构成4X——外部输入Y——外部输出Z——触发器的控制输入Q——触发器的状态输出时序电路的结构：1）由组合电路和存储电路（触发器）构成；2）触发器的状态与电路的输入信号共同决定了电路的输出。一个时序电路可以没有组合电路部分，但是不能没有存储电路。52、从电路结构上看3、从功能描述上看组合电路不含存储信息的触发器等元件。时序电路一定含有存储信息的元件——触发器。67二、时序逻辑电路的形式1、Moore型输出仅与存储电路的现态Q有关，而与当前输入无关。()YFQ2、Mealy型输出不仅与存储电路的现态Q有关，而且还与当前输入有关。(,)YFXQ8三、时序逻辑电路的分类96.2时序逻辑电路的分析方法10一、分析步骤异步11二、分析举例☆同步时序电路分析1、无外部输入的时序电路例1试分析图示电路，并画出状态图和时序图。121）时钟方程CLK1=CLK2=CLK（对同步电路可省去）2）驱动方程（输入方程）121212JQ',K1JQ,K13）状态方程由JK特性方程：Q*=JQ’+K’Q可得各触发器的次态表达式——状态方程121212QQ'Q'Q*QQ'134）状态转换表（依次设初态，求次态）5）状态图主循环无效状态电路具有自启动能力146）波形图功能：同步三进制计数器，有自启动能力15例2试分析图示时序电路的逻辑功能。（带有外部输出Y，触发器为主从JKF-F）161）时钟方程（略）2）驱动方程（输入方程）12312121331232J(QQ)',K1JQ,K(Q'Q')'JQQ,KQ173）状态方程由JK特性方程：Q*=JQ’+K’Q可得各触发器的次态表达式——状态方程1231212132312323Q*(QQ)'Q'Q*QQ'Q'Q'QQ*QQQ'Q'Q4）输出方程23YQQ185）状态转换表（依次设初态，求次态）19状态转换表的另一种形式：206）状态图212、有外部输入的时序电路例1试分析图示时序电路。221）驱动方程（输入方程）121TXTXQ2）输出方程12YXQQ233）状态方程由T特性方程：得：1111112121212Q*TQ'T'QXQ'X'QXQQ*XQQ'(XQ)'Q(XQ)QQ*=TQ'+T'Q244）状态转换表255）状态图26例2试分析图示时序电路。271）驱动方程（输入方程）JABK(AB)'2）输出方程YABQ3）状态方程Q*=JQ'+K'Q=ABQ'+(A+B)Q284）状态表295）状态图306）波形图设Q=0（初态），加到输入端A、B的波形如图。31327）功能分析☆该电路为串行加法器电路A——被加数，B——加数Y——加法和，Q——进位☆波形图表示了两个八位二进制数相加得到和数的过程。A=01101100，B=00111010，Y=10100110336.3时序逻辑电路的设计方法34一、设计步骤1.设定状态从逻辑功能要求出发，确定输入、输出变量以及电路的状态数。通常取原因（或条件）为输入变量，结果为输出变量。2.画状态图这一步是关键。对每一个需要记忆的输入信息用一个状态来表示，以确定所涉及电路需多少个状态。此时状态用S0、S1、….来表示。353.状态化简消去原始状态中的多余状态以得到最简状态图。4.状态编码给化简后的状态图中的每一个状态赋以二进制码。二进制码的位数n等于触发器的个数，它与电路的状态数m之间应满足：122nnm365.选触发器类型6.求输出方程、状态方程、驱动方程7.画电路图8.检查自启动能力37二、设计举例☆Moore型同步时序电路设计例1试设计一个自然态序、带进位输出端的同步五进制计数器。解：1）设定状态，作原始状态图382）状态编码∵M=5，∴取触发器位数n=3393）编码后状态图4）选触发器类型选用3个下降沿触发的JK触发器40电路次态/输出（）卡诺图210***/QQQC5）求输出方程、状态方程、驱动方程方法一：41卡诺图的分解2()*aQ1()*bQ0()*cQ()dC42由卡诺图得状态方程和输出方程：2CQ21011010020Q*=QQQ*=Q'QQQ'Q*=Q'Q'将状态方程变换为JK触发器特性方程的标准形式，就可以找出驱动方程：21010221022110100101020200Q*=QQ=QQ(Q'Q)QQQ'1'QQ*=Q'QQQ'QQ'Q'QQ*=Q'Q'Q'Q'1'QQ*=JQ'+K'Q43由此可得驱动方程：02102100102JQ'JQJQQK1KQK14402JQ'0K1方法二：4510JQ10KQ462CQ47输出方程：驱动方程：由特性方程得状态方程：检查所设计电路是否具有自启动能力2CQQ*=JQ'+K'Q02102100102JQ'JQJQQK1KQK1020101012210Q*=Q'Q'Q*=QQ'Q'QQ*=Q'QQ486）作电路图2CQ02102100102JQ'JQJQQK1KQK1497）检查自启动能力由状态方程可得：由此表可以看出，电路具有自启动能力。508）完整状态图51例2试设计一个模可变递增同步计数器，当控制信号X=0时为三进制计数，X=1时为四进制计数。设置一个进位输出端C。解：1）根据题意画状态图522）状态编码3）编码后状态转换表53544）选触发器∵M=4，∴取触发器位数n=2使用两个上升沿触发的D触发器5）求输出方程、驱动方程55利用D触发器激励表求驱动方程：010011010101''''''DQQXQDQQXQQCQQXQ566）检查自启动能力00100111010*'''*''QDQQXQQDQQXQQ由状态方程：得：1010011**00XQQQQ若，有自启动能力。7）电路图略57☆Mealy型同步时序电路设计例：设计一个串行数据检测器，要求连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。设输入变量为X，输出变量为Y用X（1位）表示输入数据用Y（1位）表示输出（检测结果）解：1）设定状态586.4若干常用的时序逻辑电路596.4.1寄存器和移位寄存器一、寄存器1.寄存器的定义——能够暂存数据的部件。寄存器的功能——接受、存放、传送数据。寄存器的组成——触发器及门电路。说明：对寄存器中的触发器只要求它具有置1、置0的功能即可，因而无论用何种类型的触发器都可组成寄存器。602.寄存器的种类1）并行输入寄存器——输入数据可同时送入寄存器内。2）串行输入寄存器——即“移位寄存器”，数据串行输入，有左移、右移、双向移位。3）静态移位寄存器——由触发器作存储单元，输入的数据可长久保留。4）动态移位寄存器——由电容作存储单元，输入的数据不可长久保留，需刷新。613.基本寄存器数据并行输入，并行输出。62四位寄存器——74HC17563功能表：这种寄存器具有很强的抗干扰能力。64二、移位寄存器移位寄存器——可以进行移位操作的寄存器。它同时具有寄存和移位两个功能。数字电路中，加减运算用加法器。减法器完成，乘、除运算则用移位以后再加的办法完成。例：求A=1010与B=1101的积。65演算过程：求几项“部分积”之和661.分类1）左移——在一个移位命令作用下，寄存器中各位（bit）的信息依次向左移动一位。67设：输入的代码次序是1011。送数前，先将寄存器清零，然后在4个CLK脉冲的作用下将数据送入寄存器，并可在4个触发器的输出端得到并行输出的代码。68692）右移3）双向移位（74LS194）2.应用——数码的串入、并出变换电路电路由两部分组成：①右移寄存器——由触发器组成；②取样电路——由4个与门组成。7071CLK脉冲与取样信号的时间关系如图，为保证电路正确工作，取样信号必须与CLK上升沿错开，而且取样脉冲频率是时钟脉冲频率的1/4。即：1/4CPff取72工作原理：每来4个CLK，数据逐位串入，在下一个CLK到来之前，发出一个取样信号，以达到串入、并出目的。733.74LS194——四位双向移位寄存器1）框图742）工作方式控制753）功能这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五种功能。保持——并行加载——****01230123QQQQQQQQ****01230123QQQQDDDD764）用74194实现左移、右移及并行加载。右移串出77左移串出78795）74194扩展应用（4位—8位）80三、移位寄存器型计数器环形计数器（m=n）81例：用74194构成M=3的计数器。826.4.2计数器一、计数器的特点和分类1.特点——用来记忆脉冲的个数2.分类按计数脉冲输入方式分同步计数器——各F-F受同一时钟脉冲控制，状态的更新是同步的。异步计数器——有的F-F直接受输入计数脉冲控制，有的将其他F-F的输出CLK，状态的更新有先后。83按计数的增减趋势分加计数减计数可逆计数按模数M分类二进制计数器（M=2）十进制计数器（M=10）M进制计数器（任意进制）按集成度分小规模集成计数器中规模集成计数器84二、同步计数器1.同步二进制加计数器同步计数器的特点：输入CLK接各触发器的时钟脉冲输入端，各触发器翻转同时进行，且与CLK同步，技术速度较快。8586