数字电子技术 组合逻辑电路 编码器

第三章组合逻辑电路第4章组合逻辑电路4.3常用中规模组合逻辑器件及应用4.3.1编码器第三章组合逻辑电路人们为解决实践上遇到的各种逻辑问题，设计了许多逻辑电路。然而，我们发现，其中有些逻辑电路经常、大量出现在各种数字系统当中。为了方便使用，各厂家已经把这些逻辑电路制造成中规模集成的组合逻辑电路产品。比较常用的有编码器、译码器、数据选择器、加法器和数值比较器等等。下面分别进行介绍。第三章组合逻辑电路4.3常用的组合逻辑电路4.3.1编码器（Encoder）编码：将文字、符号、数码或者特定信息用二进制代码表示的过程Y1I1编码器Y2YnI2Im代码输出信息输入编码器框图编码器：能实现编码功能的电路。编码原则：对m个输入信号编码时，设有n位二进制代码输出，则m与n之间的关系为2n≥m。第三章组合逻辑电路m=2n时，称为二进制编码器。m=10,n=4时，称为二-十进制编码器。分类：普通编码器优先编码器第三章组合逻辑电路⑴⑷⑵⑶丁丙乙甲引例:将4个抢答器的输出信号编为二进制代码，设计一个简单的电路实现此功能——这个过程就是编码。F0=A3+A1F1=A3+A2A3A2A1A00001001001001000F1F000011011输入输出4-2线编码器第三章组合逻辑电路一、二进制普通编码器用n位二进制代码对m=2n个信号进行编码的电路1.3位二进制普通编码器(8线-3线)编码表函数式Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7输入输出I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。所以真值表只有八种组合。输入输出000001010011100101110111Y2Y1Y0I0I1I2I3I4I5I6I73位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I3第三章组合逻辑电路函数式逻辑图—用或门实现—用与非门实现76542IIIIY76321IIIIY75310IIIIY7654IIII7632IIII7531IIIIY2Y1Y0≥1≥1≥1I7I6I5I4I3I2I1I0&&&Y2Y1Y04567IIII23II01II第三章组合逻辑电路用4位二进制代码对0~9十个信号进行编码的电路8421BCD编码器二、二-十进制普通编码器二-十进制编码器I0I2I4I6I8I1I3I5I7I9Y0Y1Y2Y3第三章组合逻辑电路三、优先编码器在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，编码具有惟一性。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。第三章组合逻辑电路编码表输入输出I7I6I5I4I3I2I1I0Y2Y1Y0111101110001101000110000001011000001010000000100100000001000函数式3位二进制优先编码器45672IIIIY245345671IIIIIIIIY12463465670IIIIIIIIIIY第三章组合逻辑电路输入输出为原变量逻辑图输入输出为反变量Y2Y1Y0≥1≥1≥1&&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0第三章组合逻辑电路四、常用集成编码器1、集成3位二进制优先编码器74LS1488线—3线优先编码器低电平有效输出3位二进制反码74LS148I7I6I5I4I3I2I1I0YEXY2Y1Y0YSSS为使能输入端，低电平有效。YS为选通输出端，通常接至低位芯片的S端。YS和S配合可以实现多级编码器的扩展。YEX为扩展输出端，是控制标志。YEX＝0表示是编码输出；YEX＝1表示不是编码输出。第三章组合逻辑电路输入输出S01234567IIIIIIII012YYYEXYSY1000000000××××××××111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×1111111011111100000101001110010111011111100101010101010101集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效第三章组合逻辑电路2、二-十进制优先编码器74LS147•二—十进制优先编码器•低电平有效•输出8421BCD反码•10线—4线（实为9线—4线）•没有I0端:当I9~I1全为1时，输出0000的反码111174LS147I8I7I6I5I4I3I2Y2Y1Y0I9I1Y3第三章组合逻辑电路优先编码器74LS147的真值表111111111××××××××0×××××××01××××××011×××××0111××××01111×××011111××0111111×011111110111111111111011001111000100110101001110011011110123456789IIIIIIIII3210YYYY第三章组合逻辑电路五、集成优先编码器的扩展YS:选通输出端S:选通控制端（使能输入端）YEX：扩展输出端1XXXX1001111010有“0”反码输出011101XXXX111101111110100XXX010XX0110X输入输出0010011010101110SI3I2I1I0Y0Y1YEXYSI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEXI3I2I1I0Y1Y0SYSYEX111111--4线2线编码器第三章组合逻辑电路用两片4线—2线优先编码器，将A0~A78个低电平输入信号编为000~1118个3位二进制代码。其中A7的优先权最高，A0的优先权最低。输出原码。(1)片工作时：(2)片不工作YS1=1S2=1YEX1=0(1)片输入全1无有效输入时：（2）片工作YS1=0S2=0YEX1=1I3I2I1I0Y1Y0SYSYEX1&&Z2Z1Z0A7A6A5A4A3A2A1A0I3I2I1I0Y1Y0SYSYEX（1）（2）可编111、110、101、100可编011、010、001、000Z2=1Z2=0第三章组合逻辑电路集成3位二进制优先编码器74LS148的级联16线-4线优先编码器优先级别从015~II递降第三章组合逻辑电路作业题:P934-11