数字电子技术基础_第六章_时序逻辑电路

《数字电子技术基础》第五版第六章时序逻辑电路《数字电子技术基础》第五版6.1概述一、时序逻辑电路的特点1.功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加2.电路结构上①包含存储电路和组合电路②存储器状态和输入变量共同决定输出《数字电子技术基础》第五版二、时序电路的一般结构形式与功能描述方法《数字电子技术基础》第五版可以用三个方程组来描述：),(),,,,,,,(),,,,,,,(QXFYqqqxxxfyqqqxxxfylijli输出方程21211212111),(),,,,,,,(),,,,,,,(QXFYqqqxxxgzqqqxxxgzlikli驱动方程21211212111),(*),,,,,,,(),,,,,,,(*QZHQqqqzzzhqqqqzzzhqlillli状态方程2121212111《数字电子技术基础》第五版三、时序电路的分类1.同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步：没有统一的clk,触发器状态的变化有先有后2.Mealy型和Moore型Mealy型：Moore型：仅取决于电路状态有关、与)(),(QFYQXQXFY《数字电子技术基础》第五版6.2时序电路的分析方法6.2.1同步时序电路的分析方法分析：找出给定时序电路的逻辑功能即找出在输入和CLK作用下，电路的次态和输出。一般步骤：①从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。②将驱动方程代入触发器的特性方程，得到状态方程。③从给定电路写出输出方程。《数字电子技术基础》第五版例：2321331212132111QKQQJQQKQJKQQJ,)(,,)(.写驱动方程：32321323121213212QQQQQQQQQQQQQQQQQKQJQJK**)(**.，得状态方程：触发器的特性方程（代入323QQY输出方程.TTL电路《数字电子技术基础》第五版6.2.2时序电路的状态转换表、状态转换图、状态机流程图和时序图一、状态转换表00000100010100010011001110001001010101110011000011110001YQQQQQQ***12312300000100102010030110410005101061101700000111110000YQQQCLK1233232132312121321QQQQQQQQQQQQQQQQ**)(*32QQY《数字电子技术基础》第五版二、状态转换图《数字电子技术基础》第五版三、状态机流程图（StateMachineChart）《数字电子技术基础》第五版四、时序图《数字电子技术基础》第五版例：212111QQADQD驱动方程：)(212112QQAQDQ**)(状态方程：212121213QQAQQAQQAQQAY])()[()(输出方程：《数字电子技术基础》第五版（4）列状态转换表：（5）状态转换图00011011001/010/011/000/1111/100/001/010/0AYQQ**1212QQ《数字电子技术基础》第五版*6.2.3异步时序逻辑电路的分析方法各触发器的时钟不同时发生例：TTL电路1131clkQQQ*222clkQQ*《数字电子技术基础》第五版C11J1KC11J1KC11J1KFF0FF1FF2Q0Q1Q2YCP11[例]试分析图示电路的逻辑功能，并画出状态转换图和时序图。这是异步时序逻辑电路。分析如下：解：C1C1FF1和FF2受Q0下降沿触发CPC1FF0受CP下降沿触发《数字电子技术基础》第五版C11J1KC11J1KC11J1KFF0FF1FF2Q0Q1Q2YCP11.写方程式(1)时钟方程(3)驱动方程(2)输出方程(4)状态方程CP1=CP2=Q0FF1、FF2由Q0下降沿触发CP0=CPFF0由CP下降沿触发Y=Q2n11J1KJ0=K0=1Q2nQ1nQ1nQ2Y1K1JJ2=Q1n，K2=Q1nJ1=Q2n，K1=11J1K1《数字电子技术基础》第五版J1=Q2n，K1=11.写方程式(1)时钟方程(3)驱动方程(2)输出方程(4)状态方程CP1=CP2=Q0FF1和FF2由Q0下降沿触发CP0=CPFF0由CP下降沿触发Y=Q2nJ0=K0=1J2=Q1n，K2=Q1nQ0n+1=J0Q0n+K0Q0nQ1n+1=J1Q1n+K1Q1nQ2n+1=J2Q2n+K2Q2n=1Q0n+1Q0n=Q0n代入J0=1，K0=1代入J1=Q2n，K1=1Q1n+1=Q2nQ1nQ0下降沿有效Q0n+1=Q0nCP下降沿有效Q2n+1=Q1nQ2n+Q1nQ2nQ0下降沿有效代入J2=Q1n，K2=Q1n=Q2nQ1n+1Q1n=Q2nQ1n=Q1nQ2n+Q1nQ2n=Q1nQ2n+Q1nQ2n《数字电子技术基础》第五版2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000Q0n+1=Q0n=0=1Y=Q2n=001YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲CP0=CP，FF0满足时钟触发条件。CP1=CP2=Q0为上升沿，FF1和FF2不满足时钟触发条件，其状态保持不变。《数字电子技术基础》第五版002.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲0101001Q0n+1=Q0n=1=0将新状态“001”作为现态，再计算下一个次态。CP1=CP2=Q0为下降沿，FF1和FF2满足时钟触发条件。Q2n+1=Q1n·Q2n+Q1n·Q2n=0·0+0·0=0Y=Q2n=0Q1n+1=Q2n·Q1n=1·1=1《数字电子技术基础》第五版电路构成异步六进制计数器，同时向高位送出一个负跃变的进位信号。3.逻辑功能说明2.列状态转换真值表设初始状态为Q2Q1Q0=0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲00101001101001000111001100101000101一直计算到电路状态进入循环为止。依次类推《数字电子技术基础》第五版4.画状态转换图和时序图Q2Q1Q0x/y/0000001010011100/0/0/0/1/1101000010000011101001000111000101000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n输出次态现态CP2CP0CP1时钟脉冲10110110010《数字电子技术基础》第五版Y110010100Q0Q1Q2000000000当计数至第6个计数脉冲CP时，电路状态进入循环，Y输出进位脉冲下降沿。CP123456001/04.画状态转换图和时序图000001010011100Q2Q1Q0x/y/0/0/0/1/1101101《数字电子技术基础》第五版6.3若干常用的时序逻辑电路6.3.1寄存器和移位寄存器一、寄存器①用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。②只要求其中每个触发器可置1，置0。例1：改变随高电平期间DQclkLS7574《数字电子技术基础》第五版例：用维-阻触发器结构的74HC175功能。有异步置状态无关，存入，与此前后的时，将01757430DDDCLKHC~《数字电子技术基础》第五版二、移位寄存器（代码在寄存器中左/右移动）具有存储+移位功能翻转一级触发器原来的状态到达时，各触发器按前所以触发器有延迟时间因为CLKtpd位数据依次右移1《数字电子技术基础》第五版数据运算并代码转换，串应用：《数字电子技术基础》第五版器件实例：74LS194A，左/右移，并行输入，保持，异步置零等功能《数字电子技术基础》第五版1S0S1S0S11111012010011011QQQQSQSRDSSQSSQSSQSSS*的工作状态就可以选择通过控制19401SSR’DS1S0工作状态0XX置零100保持101右移110左移111并行输入2D《数字电子技术基础》第五版扩展应用（4位8位）《数字电子技术基础》第五版6.3.2计数器•用于计数、分频、定时、产生节拍脉冲等•分类：按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二-十进制和循环码…按计数容量分，十进制，六十进制…《数字电子技术基础》第五版一、同步计数器1.同步二进制计数器①同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii...《数字电子技术基础》第五版《数字电子技术基础》第五版器件实例：74161工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD《数字电子技术基础》第五版②同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii...《数字电子技术基础》第五版③同步加减计数器加/减计数器加/减计数结果加/减计数器计数结果两种解决方案《数字电子技术基础》第五版a.单时钟方式加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减器件实例：74LS191（用T触发器）工作状态X11X保持XX0X预置数(异步)010加计数011减计数DUDLSCLKI101010TQDUQDUTijjijji)()(《数字电子技术基础》第五版b.双时钟方式器件实例：74LS193（采用T’触发器，即T=1）DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDU《数字电子技术基础》第五版2.同步十进制计数器①加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。10T3001QQQT212QQT030120123QQQQQQQQT《数字电子技术基础》第五版能自启动《数字电子技术基础》第五版器件实例：74160工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD《数字电子技术基础》第五版②减法计数器基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。10T)(123001QQQQQT)(32101012QQQQQQQT0123QQQT《数字电子技术基础》第五版能自启动《数字电子技术基础》第五版③十进制可逆计数器基本原理一致，电路只用到0000~1001的十个状态实例器件单时钟：74190,168双时钟：74192《数字电子技术基础》第五版二.异步计数器1.二进制计数器①异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转《数字电子技术基础》第五版②异步二进制减法计数器在末位-1时，从低位到高位逐位借位