第5章-(1)寄存器

1第一节概述一、组合电路第五章时序逻辑电路1.结构特点(1)电路由逻辑门构成，不含记忆元件；(2)输入信号是单向传输的，电路中不含反馈回路；2.功能特点：无记忆功能。22.功能特点：例：对JKFF，当J=K=1时：二、时序电路1.结构特点(1)电路由组合电路和存储电路构成，含记忆元件；(2)电路中含有从输出到输入的反馈回路；Qn=0，Qn+1=1；有记忆功能。Qn=1，Qn+1=03X1XjZ1ZkQ1QmW1WlXQZW…………图5.1.1时序电路的结构框图43.分类(1)按Z(tn)与X(tn)是否有关米勒(Mealy)型（有关）摩尔(Moore)型（无关）5(2)按存储器的状态变化是否同时进行同步时序电路：只有一个时钟信号，各触发器的改变发生在时钟的同一时刻。多个时钟信号,各触发器的改变不同步。异步时序电路:6第二节寄存器和移存器7寄存器应用举例：(1)运算中存贮数码、运算结果。(2)计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于商场的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）8一、移位寄存器移位寄存器除了具有存储数码的功能外，还具有移位功能。移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。在数字电路系统中，由于运算（如二进制的乘除法）的需要，常常要求实现移位功能。9分类根据输入输出方式分――串入/并入、串出/并出根据移位方式分――单向（左移/右移）、双向10结构特点：D1=D外；Di+1=Qi，i=0,1,2,…,n-2图5.2.14位串入并出右移移存器例四位串入并出右移移存器。11表5.2.1图5.2.1电路的工作状态转移表CP↑Q1Q2Q3Q4000001100020100310104110112图5.2.24位并入串出移存器13123456ABCD654321DCBATitleNumberRevisionSizeBDate:29-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:异步清“0”时钟右移输入工作模式控制左移输入并行输出并行输入(c)简化符号CRCPDDDDDD0MMQQQQSR123SL01321074194①逻辑图图5.2.3741945.2.2.MSI移位寄存器(1)74194（双向）14②功能表0××××0×↑1011××××1×↑101左移0×××××0↑0111×××××1↑011右移×××××××001××××××0××1保持d3d2d1d0d3d2d1d0××↑111并入0000×××××××××0清除D3D2D1D0DSLDSRCPM1M0CR功能Q0nQ1nQ2nQ3nQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ1nQ2nQ0nQ1nQ1nQ1nQ2nQ2nQ2nQ3nQ3n表5.2.274194的功能表15③应用举例123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:CRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CPMMDDCRSRSL01(1)(2)图5.2.4两片74194构成8位双向移存器a.74194的扩展16b.实现数据传输方式转换※串行→并行图5.2.57位串入—并出转换电路并行数据输出端0作为标志码000000017清0Q0′…Q6′：并行数据输出端D1：取0，作为标志码工作过程：置数右移读取M0M1=11M0M1=10M0M1=11读取电路18准备送数110CP7↑准备右移0110CP6↑准备右移01110CP5↑准备右移011110CP4↑准备右移0111110CP3↑准备右移01111110CP2↑准备右移011111110CP1↑准备送数1100000000清0下一操作Q0′Q1′Q2′Q3′Q4′Q5′Q6′Q7′M0M1D0′D0′D0′D0′D0′D0′D0′D1′D1′D1′D1′D1′D1′D2′D3′D2′D2′D2′D2′D3′D3′D3′D4′D4′D4′D5′D5′D6′表5.2.37位串入—并出转换电路的状态转移表19※并行→串行图6.4.87位并入—串出转换电路123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:0D'CRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL01321074194CP1(1)(2)1D'2D'3D'4D'5D'6D'0启动串行输出11&&串行输出启动0作为标志码000000020启动片Ⅱ的Q3：串行数据输出端D0：取0，作为标志码工作过程：置数右移M0M1=10M0M1=11结束M0M1=1121表5.2.47位并入—串出转换电路的状态转移表Q3Q2Q1Q0Q3Q2Q1Q0准备并入110111111CP7↑准备右移10011111CP6↑准备右移1001111CP5↑准备右移100111CP4↑准备右移10011CP3↑准备右移1001CP2↑准备右移100CP1↑准备并入11øøøøøøøø启动下一操作M0M1ⅡⅠD0′D4′D2′D3′D5′D1′D6′D0′D4′D2′D3′D5′D1′D0′D4′D2′D3′D1′D0′D2′D3′D1′D0′D2′D1′D0′D1′D0′22J、K：双端串行数据输入端S/L(Shift/Load)：移位/置数功能控制端123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:S/LCPD0Q074195CRD1D2D3Q1Q2Q3JKQ3图5.2.774195的简化逻辑符号(2)74195（右移）23表5.2.574195的功能表异步清除并入D3D2D1D0↑1ØØ01↑1111↑1011↑1101串入、右移0↑10010000Ø0ØØØ功能CPCRKJS/LQ0n+1Q1n+1Q2n+1Q3n+1Q0nQ0nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0nQ1nQ2nQ0n+1由J、K和Q0n决定24123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:CLK7S/LDCLKINHIBIT6DDQ5D4D3D2D1SRDD741650ddd7d0d1d2d3d4756图5.2.874165的简化逻辑符号(3)74165（右移）25表5.2.674165的功能表保持øøø11右移0ø0↑01右移1ø1↑01保持øø001异步置数d7d6d5d4d3d2d1d0d0…d7øøø0D0…D7DSRCLKCLKINHIBITS/L外部内部并入串入时钟时钟禁止移位/置数功能输出输入Q5n+1Q0n+1Q1n+1Q2n+1Q3n+1Q4n+1Q6n+1Q7n+1Q5nQ1nQ0nQ2nQ3nQ4nQ6nQ7nQ1nQ0nQ2nQ3nQ4nQ5nQ6nQ7nQ5nQ1nQ0nQ2nQ3nQ4nQ6nQ5nQ1nQ0nQ2nQ3nQ4nQ6n26作业题5.127RDRC1CP2345678Q7′28并行接收电路图123456ABCD654321DCBATitleNumberRevisionSizeBDate:31-Mar-2002SheetofFile:E:\DesignExplorer99SE\Library\YangHengXin\MyDesign.ddbDrawnBy:CRCPDDDDDD0MMQQQQSR123SL01321074194CRCPDDDDDD0MMQQQQSR123SL013210741940Q'1Q'2Q'3Q'4Q'5Q'6Q'11RD&7Q'CPRC