可编程逻辑器件应用实验指导

可编程逻辑器件应用实验指导书电子科学与技术专业组实验一用图形的设计方法设计一个3－8译码器组合电路一、实验目的1.通过一个简单的3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。2.掌握组合逻辑电路的静态测试方法。3.初步了解可编程器件设计的全过程。二、实验器材1.台式计算机1台。2.可编程逻辑逻辑器件实验软件1套。3.下载电缆一套。4.示波器一台。三、实验说明1．台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。2．可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。3．下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。4．示波器用于观察可编程逻辑器件执行程序时输出信号的变化。四、实验内容和步骤（一）设计输入：1、软件的启动：进入Altera软件包，打开MAX+plusII10.0软件,如图1-1所示。图：1-12、启动File\New菜单，弹出设计输入选择窗口，如下图1-2所示。或点击下图1-3主菜单中的空白图标，进入新建文件状态。图：1-2图：1-33、选择GraphicEditorFile，单击ok按钮，打开原理图编辑器，进入原理图设计输入电路编辑状态，如下图1-4所示：图：1-44、设计的输入1）放置一个器件在原理图上a．在原理图的空白处双击鼠标左键，出现窗口如图1-6；也可单击鼠标右键，出现窗口如图1-5，选择“Entersymbol..”,出现窗口如图1-5，进入器件选择输入窗口。图1-5图：1-6b．在“symbolname”提示处（光标处）输入元件名称或用鼠标双击库文件（在提示窗”SymbolLibraries”里的各个文件），在提示窗“SymbolFiles”中双击元件或选中元件按下OK即可将该器件放置到原理图中。c．如果安放相同元件，只要按住Ctrl键，同时用鼠标拖动该元件复制即可。d．一个完整的电路包括：输入端口INPUT、电路元器件集合、输出端口OUTPUT。e．下图1-7为3-8译码器元件安放结果。图：1-72）添加连线到器件的管脚上：把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。3-8译码器原理图如图1-8所示。图：1-83）标记输入/输出端口属性分别双击输入端口的“PIN-NAME”，当变成黑色时，即可输入标记符并回车确认；输出端口标记方法类似。本译码器的三输入断分别标记为：A、B、C；其八输出端分别为：D0、D1、D2、D3、D4、D5、D6、d7。如下图2-5所示。图：1-94）保存原理图单击保存按钮图标，对于新建文件，出现类似文件管理器的图框，请选择保存路径、文件名称保存原理图，原理图的扩展名为.gdf，本实验中取名为test1.gdf。4）点击File\Project\setprojecttocurrentfile设置此项目为当前文件,如下图1-10所示。注意，此操作在你打开几个原有项目文件时尤为重要，否则容易出错。图：1-10此时在软件窗口的顶层有路径指示，见下图1-11图：1-11至此，完成了一个电路的原理图设计输入的整个过程。（二）电路的编译与适配1、选择芯片型号选择当前项目文件欲设计实现的实际芯片进行编译适配，点击Assign\Device菜单选择芯片，如下图1-12对话窗所示。如果此时不选择适配芯片的话，该软件将自动把所有适合本电路的芯片一一进行编译适配，这将耗费你许多时间。该例程中我们选用CPLD芯片来实现，如用7000S系列的EPM7128SLC84-6芯片；同样也可以用FPGA芯片来实现，你只需在下面的对话窗口中指出具体的芯片型号即可。图：1-12注意：EPM7128SLC84-15和EPF10K1084-4不是快速芯片，要将提示窗“ShowOnlyFasterSpeedGrades”前面的“√”去掉。2、编译适配启动MAX+plusII\Compiler菜单，或点击主菜单下的快捷键，打开编译窗口。按Start开始编译，并显示编译结果，生成下载文件。如果编译时选择的芯片是CPLD，则生成*•pof文件；如果是FPGA芯片的话，则生成*•sof文件，以备硬件下载编程时调用。同时生成*•rpt报告文件，可详细查看编译结果。如有错误待修改后再进行编译适配，如下图1-13所示。注意，此时在主菜单栏里的Processing菜单下有许多编译时的选项，视实际情况选择设置。图：1-13如果说你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，直到设计的硬件实现，至此你已经完成了一个EDA的设计与实现的整个过程。如果你的电路有足够的复杂，那么其仿真就显得非常必要。（三）电路仿真与时序分析MaxplusII教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。众所周知，开发人员在进行电路设计时，非常希望有比较先进的高效的仿真工具出现，这将为你的设计过程节约很多时间和成本。由于EDA工具的出现，和它所提供的强大的（在线）仿真功能迅速地得到了电子工程设计人员的青睐，这也是当今EDA（CPLD/FPGA）技术非常火暴的原因之一。下面就MaxplusII软件的仿真功能的基本应用在本实验中作一初步介绍，在以后的实验例程中将不在一一介绍。首先我们介绍功能仿真，即前仿真。（一）、编译选择a.选择MAX+plusII\Compiler菜单，进入编译功能。b.此时主菜单已改变如下图1-14。点击主菜单“Processing”,“FunctionalSNFExtractor”，如下图1-14。图1-14c.此时编译窗口改变如下图1-15。这时下一步做的仿真是功能仿真。图1-15二）添加仿真激励信号波形1、启动ＭaxplusII\Ｗavefromeditor菜单，进入波形编辑窗口，如下图。图：1－162、将鼠标移至空白处并单击右键，出现如下图1－17所示对话窗口。图：1－173、选择Enternodesfromsnf选项并按左键确认，出现下图1－17所示对话筐，单击和按钮，选择欲仿真的I\O管脚。图1－174、单击OK按钮，列出仿真电路的输入、输出管脚图，如下图1－18所示。在本电路中，1－18译码器的输出为灰色，表示未仿真前其输出是未知的。图：1－185、调整管脚顺序，符合常规习惯，调整时只需选中某一管脚（如）并按住鼠标左键拖止相应位置即可完成。如图1-19所示。图：1-196、准备为电路输入端口添加激励波形，如下图3-10所示。选中欲添加信号的管脚，窗口左边的信号源即刻变成可操作状态，如箭头和圆括弧所示。根据实际电路要求选择信号源种类，在本电路中我们选择时钟信号就可以满足仿真要求。图：1－207、选择仿真时间：视电路实际要求确定仿真时间长短，如下图1-21所示。在当前主菜单“File”的下拉菜单中选中“EndTime”,出现如图3-11中箭头所指的窗口，在提示窗“Time”中输入仿真结束时间，即可修改仿真时间。在本实验中，我们选择软件的默认时间1us就能观察到3-8译码器的8个输出状态。图：1-218、为A、B、C三输入端口添加信号：先选中A输入端“”，然后再点击窗口左侧的时钟信号源图标“”添加激励波形，出现下图1-22对话窗口。图：1-229、在本例程中，我们选择初始电平为“0”，时钟周期倍数为“1”，（时钟周期倍数只能为1的整数倍）并按OK确认。经上述操作我们已为A输入端添加完激励信号，点击全屏显示如下图1-23所示。图：1-2310、根据电路要求编辑另外两路输入端口的激励信号波形，在本实验中，3－8译码器的A、B、C三路信号的频率分别为1、2、4倍关系，其译码输出顺序就符合我们的观察习惯。按上述方法为B、C两路端口添加波形后单击左边全屏显示图标“”，三路激励信号的编辑结果为下图1-24所示。图：1-2411、保存激励信号编辑结果：使用File\Save或关闭当前波形编辑窗口时均出现下图1-25对话筐，注意此时的文件名称不要随意改动，单击OK按钮保存激励信号波形。图：1-25三）电路仿真1、打开MaxplusII\Simulator菜单，或点击主菜单下的快捷键，弹出仿真对话窗口，如下图1-26所示。图：1-262、确定仿真时间，EndTime为“1”的整数倍。注意：如果在添加激励信号的时未设置结束时间的话，此时在仿真窗口中就不能修改EndTime参数。在该例程中，我们使用的是默认时间，单击Start开始仿真，如有出错报告，请查找原因，一般是激励信号添加有误。本电路仿真结果报告中无错误、无警告，如下图1-27所示。图：1-273、观察电路仿真结果，请单击激励输出波形文件图标,如下图1-28所示。图：1-28上图可见，我们所设计的3-8译码器顺利地通过了仿真，设计完全正确。至此功能仿真结束。五、实验报告要求1．整理实验结果，填写实验报告。2．小结实验心得体会。3．回答思考题3-8译码器作用是什么？原理图实现方式的流程是什么？实验二用图形的设计方法设计一个触发器时序电路一、实验目的1、掌握触发器功能的测试方法。2、掌握基本RS触发器的组成及工作原理。3、掌握集成JK触发器和D触发器的逻辑功能及触发方式。4、掌握几种主要触发器之间相互转换的方法。二、实验器材1、台式计算机1台2、可编程逻辑逻辑器件实验软件1套3、下载电缆一套4、示波器一台三、实验说明1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。2、可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的原理图下载到可编程逻辑逻辑器件中。3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化四、实验内容和步骤1、将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集成一个EPLD芯片中模拟其功能，并研究其相互转化的方法。实验的具体实现要连线测试。实验原理如图2-1：图2-1电路中各个触发器的仿真波形图如下：图2-2RS触发器仿真波形图图2-3RS锁存器仿真波形图图2-4JK触发器仿真波形图图33-5D触发器仿真波形图2、输入信号Sd、Rd对应的管脚接按键开关,CLK接时钟源（频率在1Hz左右）；输入信号J，K，D，R，S对应的管脚分别接拨码开关；输出信号QRS，NQRS，QRSC，NQRSC，QJK，NQJK，QD，NQD对应管脚分别接LED灯。五、实验报告要求1．整理实验结果，填写实验报告。2．小结实验心得体会。3．回答思考题RS、JK、D触发器区别和联系是什么？如何在原理图模式中设置仿真节点？实验三用图形法和VHDL语言设计一个全加器一、实验目的1、通过实验复习可编程逻辑器件开发软件的图形设计操作流程；2、掌握全加器的功能和设计方法；3、掌握用图形的设计方法设计组合逻辑电路——全加器。二、实验器材1、台式计算机1台2、可编程逻辑逻辑器件实验软件1套3、下载电缆一套4、示波器一台三、实验说明1、台式计算机用于向可编程逻辑逻辑器件实验软件提供编程、仿真、下载的平台，供用户使用。2、可编程逻辑逻辑器件实验软件向原理图的设计提供平台，并将调试好的程序下载到可编程逻辑逻辑器件中。3、下载电缆是可编程逻辑器件软件和可编程逻辑逻辑器件之间的接口电缆，为了便于区别，用不同颜色导线区分下载电缆的电源、地和信号，一般用红色导线接电源，用黑色导线接地。4、示波器用于观察可编程逻辑逻辑器件执行程序时输出信号的变化四、实验内容和步骤1、一位全加器有三个输入、两个输出，见图3-1。图3-1一位全加器示意图图中的“进位入”Ci-1指的是低位的进位输出，“进位出”Ci即是本位的进位输出。一位全加器的真值表见表3-1。表3-1：输入输出Ci-1BiAiSiCi00000001100101