集成电路设计概述-

2020/2/81《集成电路设计概述》2020/2/82目的•认识集成电路的发展历史、现状和未来•了解集成电路设计工艺•熟悉集成电路设计工具•培养集成电路设计兴趣2020/2/83主要内容1.1集成电路的发展1.2集成电路的分类1.3集成电路设计步骤1.4集成电路设计方法1.5电子设计自动化技术概论1.6九天系统综述2020/2/84集成电路IntegratedCircuit，缩写ICIC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。2020/2/85集成电路芯片显微照片集成电路芯片键合2020/2/86各种封装好的集成电路2020/2/87集成电路IC基本概念•--形状:一般为正方形或矩形•--面积:几平方毫米到几百平方毫米。面积增大引起功耗增大、封装困难、成品率下降，成本提高，可通过增大硅园片直径来弥补。•--集成度，规模:包含的MOS管数目或等效逻辑门(2输入的NAND)的数量1个2输入的NAND=4个MOS管2020/2/88•--特征尺寸：集成电路器件中最细线条的宽度，对MOS器件常指栅极所决定的沟导几何长度，是一条工艺线中能加工的最小尺寸。反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。•--硅园片直径：考虑到集成电路的流片成品率和生产成本，每个硅园片上的管芯数保持在300个左右。•--封装：把IC管芯放入管壳内并加以密封，使管芯能长期可靠地工作为了适应高密度安装的要求，从扦孔形式（THP）向表面安装形式（SMP）发展，SMP优点是节省空间、改进性能和降低成本，而且它还可以直接将管芯安装在印制版电路板的两面，使电路板的费用降低60%。目前最多端口已超过1千个。2020/2/89一个圆片制造多个芯片2020/2/810MPW示意图2020/2/8111.1集成电路的发展集成电路的出现1947-1948年：公布了世界上第一支（点接触）晶体三极管—标志电子管时代向晶体管时代过渡。因此1956年美国贝尔实验室三人获诺贝尔奖1950年：成功制出结型晶体管1952年：英国皇家雷达研究所第一次提出“集成电路”的设想1958年：美国德克萨斯仪器公司制造出世界上第一块集成电路（双极型-1959年公布）1960年：制造成功MOS集成电路2020/2/812集成电路的发展•从此IC经历了：•SSI-SmallScaleIntegration•MSI-MediumScaleIntegration•LSI-LargeScaleIntegration•现已进入到：•VLSI-VeryLargeScaleIntegration•ULSI-UltraLargeScaleIntegration•GSI-GrandSaleIntegration2020/2/813集成电路的发展表1CMOS工艺特征尺寸发展进程2020/2/814集成电路发展的特点：特征尺寸越来越小（45nm）硅圆片尺寸越来越大（8inch~12inch）芯片集成度越来越大（2000K）时钟速度越来越高（500MHz）电源电压/单位功耗越来越低（0.6V）布线层数/I/0引脚越来越多（9层/1200）2020/2/815摩尔定律一个有关集成电路发展趋势的著名预言，该预言直至今日依然准确。集成电路自发明四十年以来，集成电路芯片的集成度每三年翻两番，而加工特征尺寸缩小倍。即由Intel公司创始人之一GordonE.Moore博士1965年总结的规律，被称为摩尔定律。22020/2/816集成电路单片集成度和最小特征尺寸的发展曲线2020/2/817IC在各个发展阶段的主要特征数据2020/2/818Intel’sCPUYearofintroductionTransistors400419712,250800819722,500808019745,0008086197829,0002861982120,000386™processor1985275,000486™DXprocessor19891,180,000Pentium®processor19933,100,000PentiumIIprocessor20197,500,000PentiumIIIprocessor201924,000,000Pentium4processor200042,000,000Intel公司CPU芯片集成度的发展2020/2/819Intel公司第一代CPU—4004电路规模：2300个晶体管生产工艺：10um最快速度：108KHz2020/2/820Intel公司CPU—386TM电路规模：275,000个晶体管生产工艺：1.5um最快速度：33MHz2020/2/821Intel公司最新一代CPU—Pentium®4电路规模：4千2百万个晶体管生产工艺：0.13um最快速度：2.4GHz2020/2/822集成电路今后的发展趋势在发展微细加工技术的基础上，开发超高速度、超高集成度的IC芯片。利用先进工艺技术、设计技术、封装技术和测试技术发展各种专用集成电路(ASIC)，特别是开发更为复杂的片上系统(SOC)，不断缩短产品上市时限，产品更新换代的时间越来越短。2020/2/823•器件结构类型•集成度•使用的基片材料•电路的功能•应用领域1.2集成电路的分类2020/2/824按器件结构类型分类•双极集成电路：主要由双极型晶体管构成•NPN型双极集成电路•PNP型双极集成电路•金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极型晶体管)构成•NMOS•PMOS•CMOS(互补MOS)•双极-MOS(BiMOS)集成电路：是同时包括双极和MOS晶体管的集成电路。综合了双极和MOS器件两者的优点，但制作工艺复杂。2020/2/825集成度：每块集成电路芯片中包含的元器件数目按晶体管数目划分的集成电路规模按集成度分类2020/2/826•单片集成电路是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等。•混合集成电路厚膜集成电路薄膜集成电路按使用的基片材料分类2020/2/827数字集成电路(DigitalIC)：是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路(AnalogIC)：是指处理模拟信号(连续变化的信号)的集成电路，通常又可分为线性集成电路和非线性集成电路：线性集成电路：又叫放大集成电路，如运算放大器、电压比较器、跟随器等。非线性集成电路：如振荡器、定时器等电路。数模混合集成电路(Digital-AnalogIC)：例如数模(D/A)转换器和模数(A/D)转换器等。按电路的功能分类2020/2/828标准通用集成电路通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社会需求量大，通用性强。专用集成电路根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC，其特点是集成度较高功能较多，功耗较小，封装形式多样。按应用领域分类2020/2/829“自底向上”（Bottom-up）“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计，直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。1.3集成电路设计步骤2020/2/830功能要求系统建模（Matlab等）电路仿真手工设计版图后仿真满足满足不满足不满足行为设计（Verilog/VHDL）行为仿真时序仿真版图自动布局、布线流片、封装、测试不满足满足满足不满足不满足功能要求后仿真综合、优化网表满足流片、封装、测试VLSI数字IC的设计流图模拟IC的设计流图2020/2/831全定制方法（Full-CustomDesignApproach）半定制方法（Semi-CustomDesignApproach）定制法可编程逻辑器件（PLD：ProgrammableLogicDevice）设计方法1.4集成电路设计方法2020/2/832•全定制集成电路（Full-CustomDesignApproach）•适用于要求得到最高速度、最低功耗和最省面积的芯片设计。•即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小。一、全定制方法2020/2/833全定制集成电路优点：•所设计电路的集成度最高•产品批量生产时单片IC价格最低•可以用于模拟集成电路的设计与生产缺点：•设计复杂度高/设计周期长•费用高应用范围•集成度极高且具有规则结构的IC（如各种类型的存储器芯片）•对性能价格比要求高且产量大的芯片（如CPU、通信IC等）•模拟IC/数模混合IC2020/2/834二、半定制方法•半定制集成电路（Semi-CustomDesignApproach）——即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据需求采用不同的半成品类型。2020/2/835半定制的设计方法分为门阵列（GA：GateArray）法和门海（GS：SeaofGates）法两种：•门阵列（GA：GateArray）•有通道门阵列：就是在一个芯片上将预先制造完毕的形状和尺寸完全相同的逻辑门单元以一定阵列的形式排列在一起，每个单元内部含有若干器件，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为“母片”半定制方法2020/2/836•“母片”的示意图：2020/2/837门海门海（SOC：Sea-of-Gate）无通道门阵列：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提供更大规模的集成度。门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。2020/2/838门海示意图门阵列生产步骤：（1）母片制造（2）用户连接和金属布线层制造2020/2/839逻辑网表逻辑模拟封装Foundry向Foundry提供网表布局布线掩膜版图版图检查/网表和参数提取/网表一致性检查后仿真产生测试向量综合生成延迟文件单元库寄存器传输级行为描述设计中心行为仿真制版/流片/测试/门阵列法设计流程图2020/2/840门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪费。门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。2020/2/841定制法包括：标准单元（SC：StandardCell）积木块（BB：BuildingBlockLayout）1）标准单元法概念：从标准单元库中调用事先经过精心设计的逻辑单元，排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。三、定制方法2020/2/842标准单元2020/2/843标准单