计算机组成原理考研题

2010计算机组成原理12.下列选项中，能缩短程序执行时间的措施是Ⅰ提高CPU时钟频率Ⅱ优化通过数据结构Ⅲ优化通过程序A、仅Ⅰ和ⅡB、仅Ⅰ和ⅢC、仅Ⅱ和ⅢD、Ⅰ，Ⅱ，Ⅲ13.假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生益处的是A、r1×r2B、r2×r3C、r1×r4D、r2×r414.假定变量i，f，d数据类型分别为int,float,double(int用补码表示，float和double用IEEE754单精度和双精度浮点数据格式表示)，已知i=785，f=1.5678e3，d=1.5e100，若在32位机器中执行下列关系表达式，则结果为真的是()(I)i==(int)(float)I(II)f==(float)(int)f(III)f==(float)(double)f(IV)(d+f)-d==fA、仅I和IIB、仅I和IIIC、仅II和IIID、仅III和IV15.假定用若干个2Kx4位芯片组成一个8Kx8为存储器，则0B1FH所在芯片的最小地址是A、0000HB、0600HC、0700HD、0800H16.下列有关RAM和ROM得叙述中正确的是IRAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都是采用随机存取方式进行信息访问IIIRAM和ROM都可用做CacheIVRAM和ROM都需要进行刷新A、仅I和IIB、仅II和IIIC、仅I，II，IIID、仅II，III，IV17.下列命令组合情况，一次访存过程中，不可能发生的是A、TLB未命中，Cache未命中，Page未命中B、TLB未命中，Cache命中，Page命中C、TLB命中，Cache未命中，Page命中D、TLB命中，Cache命中，Page未命中18.下列寄存器中，反汇编语言程序员可见的是A、存储器地址寄存器(MAR)B、程序计数器(PC)C、存储区数据寄存器(MDR)D、指令寄存器(IR)19.下列不会引起指令流水阻塞的是A、数据旁路B、数据相关C、条件转移D、资源冲突20．下列选项中的英文缩写均为总线标准的是A、PCI、CRT、USB、EISAB、ISA、CPI、VESA、EISAC、ISA、SCSI、RAM、MIPSD、ISA、EISA、PCI、PCI-Express21.单级中断系统中，中断服务程序执行顺序是I、保护现场II、开中断III、关中断IV、保存断点V、中断事件处理VI、恢复现场VII、中断返回A、I-V-VI-II-VIIB、III-I-V-VIIC、III-IV-V-VI-VIID、IV-I-V-VI-VII22.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85HZ，现实总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为A、245MbpsB、979MbpsC、1958MbpsD、7834Mbps2011计算机组成原理12．下列选项中，描述浮点数操作速度指标的是A．MIPSB．CPIC．IPCD．MFLOPS解答：D13.float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是A．C1040000HB．C2420000HC．C1840000HD．C1C20000H14．下列各类存储器中，不采用随机存取方式的是A．EPROMB．CDROMC．DRAMD．SRAM15．某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A．22位B．23位C．25位D．26位16．偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是A．间接寻址B．基址寻址C．相对寻址D．变址寻址17．某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是A．CF+OF=1B．/SF+ZF=1C．/(CF+ZF)=1D．/(CF+SF)=118．下列给出的指令系统特点中，有利于实现指令流水线的是Ⅰ.指令格式规整且长度一致Ⅱ．指令和数据按边界对齐存放Ⅲ．只有Load/Store指令才能对操作数进行存储访问A．仅Ⅰ、ⅡB．仅Ⅱ、ⅢC．仅Ⅰ、ⅢD．Ⅰ、Ⅱ、Ⅲ19．假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是A．每个指令周期中CPU都至少访问内存一次B．每个指令周期一定大于或等于一个CPU时钟周期C．空操作指令的指令周期中任何寄存器的内容都不会被改变D．当前程序在每条指令执行结束时都可能被外部中断打断20．在系统总线的数据线上，不．可能传输的是A．指令B．操作数C．握手（应答）信号D．中断类型号21．某计算机有五级中断L4～L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0≤i≤4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4→L0→L2→L1→L3，则L1的中断处理程序中设置的中断屏蔽字是A．11110B．01101C．00011D．0101022．某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是A．0.02%B．0.05%C．0.20%D．0.50%2012计算机组成原理假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是55秒60秒65秒70秒假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句：unsignedshortx=65530;unsignedinty=x;得到y的机器数为00007FFA0000FFFAFFFF7FFAFFFFFFFAfloat类型（即IEEE754单精度浮点数格式）能表示的最大整数是2^126-2^1032^127-2^1042^127-2^1032^128-2^104某计算机存储器按字节变址，采用小端方式存放数据。假定编译器规定int和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：struct{inta；charb；shortc；}recordrecord.a=273若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别为0x00、0xC00D0x00、0xC00E0x11、0xC00D0x11、0xC00E下列关于闪存（FlashMemory）的叙述中，错误的是信息可读可写，并且读、写速度一样快存储元由MOS管组成，是一种半导体存储器掉电后信息不丢失，是一种非易失性存储器采用随机访问方式，可替代计算机外部存储器假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是1234某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有561533某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发(猝发)传输方式,则一次“主存写”总线事务传输128位数据所需要的时间至少是20ns40ns50ns80ns下列关于USB总线特性的描述中，错误的是可实现外设的即插即用和热插拔可通过级联方式连接多台外设是一种通信总线，可连接不同外设同时可传输2位数据，数据传输率高下列选项中，在I/O总线的数据线上传输的信息包括Ⅰ、I/O接口中的命令字Ⅱ、I/O接口中的状态字Ⅲ、中断类型号仅Ⅰ、Ⅱ仅Ⅰ、Ⅲ仅Ⅱ、ⅢⅠ、Ⅱ、Ⅲ响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I、关中断Ⅱ、保存通用寄存器的内容Ⅲ、形成中断服务程序入口地址并送PC仅I、Ⅱ仅I、Ⅲ仅H、ⅢI、Ⅱ、Ⅲ某16位计算机中，带符号整数用补码表示，数据Cache和指令Cache分离。题44表给出了指令系统中部分指令格式，其中Rs和Rd表示寄存器，mem表示存储单元地址，（x）表示寄存器x或存储单元x的内容。名称指令的汇编格式指令功能加法指令ADDRs，Rd(Rs)+(Rd)→Rd算术左移SHLRd2*(Rd)→Rd算数右移SHRRd(Rd)/2→Rd取数指令LOADRd，mem(mem)→Rd存数指令STORERs，mem(Rs)→mem题44表指令系统中部分指令格式该计算机采用5段流水方式执行指令，各流水段分别是取指IF译码/读寄存器ID执行/计算有效地址EX访问存储器M结果写会寄存器WB流水线采用“按序发射，按序完成”方式，没有采用转发技术处理数据相关，并且同一寄存器的读和写操作不能再同一个时钟周期内进行。请回答下列问题。若int型变量x的值为-513，存放在寄存器R1中，则执行指令“SHRR1”后，R1的内容是多少？（用十六进制表示）若某个时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何阻塞，则执行这4条指令所需的时钟周期数为多少？若高级语言程序中某赋值语句为x=a+b，x，a和b均为int型变量，它们的存储单元地址分别为[x]、[a]和[b]。该语句对应的指令序列及其在指令流水线中的执行过程如题44图所示。I1LOADR1，[a]I2LOADR2，[b]I3ADDR1，R2I4STORER2，[x]时间单元指令1234567891011121314I1IFIDEXMWBI2IFIDEXMWBI3IFIDEXMWBI4IFIDEXMWB题44图指令序列机器执行过程示意图则这4条指令执行过程中，I3的ID段和I4的IF段被阻塞的原因各是什么？若高级语言程序中某赋值语句为x=2*x+a，x和a均为unsignedint型变量，它们的存储单元地址分别为[x]、[a]。则执行这条语句至少需要多少个时钟周期？要求模仿题44图画出这条语句对应的指令序列及其在流水线中的执行过程示意图。