历年数字试卷分析

历年数字试题分析电气学院00级数字试卷2003.1.13信息学院00级数字试卷2002.7.104年春季学期(选择题)05年秋电院各专业08年春信院各专业电气学院00级数字试卷2003.1.13一、求下列逻辑函数的最简与或式(方法不限)（20分）0),,,,,,(,,,),,,()()(98743104321ACABmmmmmmmDCBAyADDCCBBADCBAyBABACABAyCEADBBCBADCACy约束条件：二、请回答下列问题（15分）1.何谓ROM和RAM?二者主要区别是什么？2.如果时钟频率为1MHz，8位逐次渐近型A/D转换器和8位双积分型A/D转换器，哪一个转换速度快?并定量说明为什么?3.若将15.36kHz的脉冲转换成60Hz的脉冲，计算出最少需要多少个触发器才能构成此分频器?4.555定时器可以用来构成多谐振荡器，欲改变其振荡频率，可以调整那些参数?5.某RAM有6条地址线和8条数据线(即I/O线),计算其存储容量为多少?若用此RAM扩展存储容量为1K×8位的RAM,计算最少需要多少片?三、1．写出图示电路中Y的逻辑式；（12分）2．填写功能表；3．请用一个2-4线译码器和4个三态与非门实现功能表中的功能。（提示：译码器译码规则可自行确定，反变量可直接作为输入变量）&&RVCCYS0S1ABAS1S0Y00101011功能表S1S02-4线译码器Y0Y1Y2Y3S1S0Y0Y1Y2Y3请为此译码器设计译码规则表：&EN&EN&EN&ENENENENEN&&RVCCYS0S1ABAS1S0Y00101011功能表S1S02-4线译码器Y0Y1Y2Y3S1S0Y0Y1Y2Y3请为此译码器设计译码规则表：&EN&EN&EN&ENENENENEN四、用双四选一数据选择器74LS153设计一位全加器，按图示端子接线（A1A0端），写出设计步骤，画出电路图（可附加必要门电路）。74LS153逻辑框图和参考功能表如下所示。（10分）接被加数接加数A1A074LS1531SD10D11D12D132SD21D22D20D23Y1Y2A1A0S00101011参考功能表00010D0D1D2D3Y0五、请画出下述各触发器Q端的输出波形，设各触发器的起始状态均为“0”状态。（10分）1DCP1QC1ACP1K2Q1JBC12Q1Q&BACPAB1Q2Q六、1．说出图示电路中I、II部分的名称和功能；2．当VREF=-8V时，简单计算并画出VO时序波形(注：设十进制加法计数器74160初始状态Q3Q2Q2Q0=0011)。（13分）CP123456789100VO计算步骤：七、用边沿JKFF设计同步时序电路，能实现下面时序图所描述逻辑功能(13分)CP1234Q0Q1Y八、1．指出此电路的名称；2．按已知条件定性画出VO波形（已知：VCC=6V）。（7分）tVI(V)0123456VO05端未外接电压tVO05端外接电压VCO=5Vt2.51.5返回信息学院00级数字试卷2002.7.1一、求下列逻辑函数的最简与或式。（20分）04321BCDACDABDABCCBBADCBBAyFEABEDCBEDCBEDBFEBADCAACyCEADBBCBADCACyDECACBCBBABAy约束条件：（图形法）公式法）（公式法）（公式法）二、请回答下列问题（15分）1.直接A/D转换器中的并联比较型和反馈比较型哪一个转换速度快?2.权电阻网络D/A转换器与倒T型电阻网络D/A转换器各有何特点?3.组合逻辑电路和时序逻辑电路各有何特点?4.判断下列逻辑电路，正确的画对号（√），错误的画叉号（X）三、试用三输入端与非门和反向器设计一个1位全加器（20分）四、用JK触发器和门电路设计一个带进位的五进制加法计数器(15分)五、试用集成同步十进制计数器74160和数据选择器设计一个逻辑电路，要求每输入七个时钟脉冲(CP)为一个循环，并且在第2和第6个脉冲到来时，输出端Z有时钟脉冲(CP)信号输出，其它时间输出信号为零。(注:可附加必要的门电路)(10分）六、给定555定时器电路。（10分）1.如果输入是一个三角波，输出的是一个方波。①连接相应电路;②画出输出波形。（5分）2.如果在“5”号端分别加高低两个电平值，输出端加发音设备后，能连续发出高低音频率。①连接相应电路七、逻辑图给出如下，图中所用元件为74LS04和74LS20（G4,G5为一片）。（10分）1.请分析该电路的逻辑功能?2.若A、B、C输入端由于误操作全被对地短路,输出Z应是什么值?3.若A、B、C端全未被接入（悬空），输出Z应是什么值?4.若G4门的输出端被接地，则可能会出现什么情况?返回04年春季学期1．下列叙述正确的是（）5分A、通常把存储容量和存取速度作衡量ADC和DAC性能的重要指标B、转换精度和转换速度是RAM和ROM性能优劣的主要指标。C、并联比较型ADC的转换速度要高于逐次渐近型ADC的速度。2．下列叙述正确的是（）5分A．数值比较器的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。B、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状态无关。C、卡诺图是逻辑函数唯一的表示方法。D、ROM是组合电路。))(())((5.5))((5.45.3BACAYDCABAYCCABAYBCAABYACAABYCEEAEDEBBCYDECCDBCBAYCEDBECAYBEDCAEDBDCBAYAEDCAEDBDECADCBAYDCBAYDDCAYCDCBAYBDCAYADCBCCABAY、、、、分）逻辑关系相同的是（与、、、、分）逻辑关系相同的是（与、、、、分）逻辑关系相同的是（与CDDBACYDDBAABCCBYCCDDBYBABCACCDYAdmDCBAY、、、、分）逻辑关系相同的是（）（与5)15,10,5,0()14,11,8,7,3,2(,,,.67.下列哪个电路输出（TTL门电路）是正确的（）5分50Ω&10kΩVILVOL10kΩ≥1VILVOL&ENVIHVOL51kΩ1(B)(A)(C)(D)VCC悬空VILVIHVOH&18．下列哪个电路输出（CMOS门电路）是正确的（）5分50Ω&10kΩVILVOL10kΩ≥1VILVOL&ENVIHVOL51kΩ1(B)(A)(C)(D)VCC悬空VILVIHVOH&19．用与非门设计一个全减器，其步骤是（）5分A、（1）写函数式（2）卡诺图化简（3）画逻辑图B、（1）画状态图（2）次态卡诺图（3）状态方程（4）驱动方程（5）画逻辑图C、（1）真值表（2）写函数式（3）画逻辑图D、（1）画波形（2）写函数式（3）校验自启动（4）画逻辑图10．设计一个全减器，设ai为被减数，bi为减数，ci-1为低位借位，di为差输出，ci为借位输出，其逻辑函数式为（）7分1111111111111111111,,,,iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiAdabbcacabccacabcBdabbccacbcCdabcabcabcabccacbcabDdabcabcabcabccacbc、、、、1iiab11．若触发器在CP作用下其输出波形如下图所示（初始状态为零状态），问下面四组电路哪一组电路的输出都和此波形一致（）8分CPQ1DCPC11CP1K1JC111NCPC1CP1K1JC1CP1K1JC11CP1K1JC111DCPC11DCPC1(A)(B)(C)(D)112．试用JK触发器和门电路设计一个同步六进制加法计数器，其状态方程中Q2n+1的表达式是（）5分212012210210122021012202112QQQQQDQQQQQQQCQQQQQQBQQQQQAnnnn、、、、13.同12题，得到的驱动方程中的J0和K0是（）5分1100100100000000KJDKJCKJBKJA、、、、14．同12题，进位输出方程是（）5分A、C＝Q2Q1B、C＝Q1Q0C、C＝Q2Q0D、C＝Q2Q1Q016．74160是十进制加法计数器,下图电路是几进制计数器（）5分A、六进制B、七进制C、八进制D、九进制11115．74160是十进制加法计数器,下图电路是几进制计数器（）5分A、五进制B、六进制C、七进制D、八进制1118.如17题电路图所示,VCC＝5V,VI＝4V,输出Vo波形的频率为（）5分2ln3ln)(13ln)2(13ln2ln)2(12ln)2(12212122121CRCRRfDCRRfCCRCRRfBCRRfA、、、、17．判断下列各部分电路各实现了什么功能（）5分A、L1单稳态触发器L2施密特触发器L3多谐振荡器B、L1多谐振荡器L2单稳态触发器L3施密特触发器C、L1施密特触发器L2单稳态触发器L3多谐振荡器D、L1多谐振荡器L2施密特触发器L3单稳态触发器555定时器内部结构图VIVOL1L2L319．电路图如下所示，设初始状态为“000”状态，在CP的用下，电路输出Vo波形为?5分VOCP1234ABCD000-001-011-111-110-100-000返回05年秋电院各专业,有多选题ABAC()()()()()()AABACBACABCABACDABACBCDACABCACDCD()1()()()ABACDCACDDACDABCABADCBD()()()()AABCDABBBCDCBCDDBCD(,,,)(0,1,2,3,4,6,8,9,10,11,14)mYABCD()()()()ABCDADBBDABCCABCDADABDBDABCD(,,,)(3,5,6,7,10)(0,1,2,4,8)mdYABCD()()()()AABDBACDABDABCABCDCABDDABAD1．与逻辑关系相同的是（）4分2．函数的最简与或式为（）4分3．函数的最简与或式为（）4分4．函数的最简与或式为（）4分5．函数的最简与或式为（）4分6．下列说法正确的是（）4分(A)时序逻辑的输出不仅和该时刻的输入有关,还和电路原来的状态有关(B)数值比较器的输出不仅和该时刻的输入有关,还和电路原来的状态有关(C)集电极开路门的输出端需要外接电阻和电源，才可以正常工作(D)使能端为低电平有效的三态门，当使能端输入高电平时，输出为高阻状态7．下列TTL门电路输出为低电平的是（）4分EN(A)(B)(C)(D)&51ΩYVIH&VILVCC110k1VIL511＝悬空YYY8．对于TTL门电路能够实现“线与”的是（）4分(A)OC门(B)OD门(C)普通TTL门(D)普通CMOS门9．下列说法不正确的是（）5分(A)A/D转换通常需要经过采样、保持、量化和编码4个阶段(B)A/D转换过程中存在着因为采样和量化引起的误差(C)A/D转换器可以分为直接A/D转换和间接A/D转换两大类(D)A/D转换除了存在选项B中的两种误差，就不存在其他误差了10．逻辑图如下所示,74283为4位加法器，两个4位二进制数A和B,M是控制输入端,输出结果为Y,问当M＝1时,电路输出端Y的逻辑是（）4分()1()()()1AABABCABDA=1=1=1=12100210121022103210421002101210221032104210021012102210321042100210