数字、数模混合芯片的设计与验证

中山大学硕士学位论文数字、数模混合芯片的设计与验证姓名：任童申请学位级别：硕士专业：微电子学与固体电子学指导教师：陈弟虎20070609数字、数模混合芯片的设计与验证作者：任童学位授予单位：中山大学相似文献(10条)1.学位论文武海军流水线型模数转换器的设计与研究2008模数转换器(ADC)是模拟信号向数字信号转换的接口电路,在现代信号处理系统中被广泛使用。流水线模数转换器由于其本身结构而具有高速高精度的优点,其功耗也较低,因此备受关注。基于对1.5位/级的流水线模数转换器工作原理和结构的研究,建立了模型并分析关键模块对结果的影响,并设计了一款10位60兆赫兹的1.5位/级的流水线模数转换器和部分模块的版图。本文工作主要包括下面四个部分：1、从流水线模数转换器的原理着手,研究了1.5位/级流水线ADC的原理和数字校正技术。采用Simulink工具分析了运算放大器和比较器的误差对结果的影响。由于流水线模数转换器结构和性能的不同,电路设计中采用的技术也不同,也详细研究了流水线模数转换器中采用的技术以及随着工艺和设计水平的提高出现的新的设计技术。2、基于SMIC0.18/μmCMOS混合信号工艺,设计和仿真了10位60兆赫兹的流水线模数转换器中的电路。设计的模块主要有：(1)带隙基准源；(2)采样保持电路；(3)乘法数模转换器；(4)运算放大器：(5)比较器；(6)自举开关。对采样保持电路和运算放大器进行了系统的分析,研究了乘法数模转换器的噪声特性和开关的导通电阻。同时设计了子模数转换器、不交叠时钟电路、延迟阵列和数字校正电路等模块。带隙基准源在TT工艺下温度从-40°到125°变化时基准电压变化1.2mv,在FF工艺下变化5.3mV。运算放大器的带宽可达400兆赫兹,相位裕度为70°。数字校正电路中的模块A+BC逻辑结构与全加器组成的校正逻辑相比具有结构简单和管子少的优点。3、进行了系统仿真,结果表明在输入斜坡信号时,几乎没有丢码；在输入2兆赫兹正弦信号,采样频率为60兆赫兹时,转换结果正确,分析结果表明无杂散动态范围为60dB,静态功耗约为200mW。4、最后合作设计了部分电路的版图,有带隙基准源、自举开关、不交叠时钟电路和触发器。在以上模块的版图设计中,需注意器件的匹配和寄生效应。分析了MOS管、电容和电阻的布局和连接方式从而达到匹配和如何避免天线效应。设计了各个模块在整个芯片中的版图布局,其中模拟模块和数字模块应分开。同时应尽量按照信号流的方向来布局。2.期刊论文殷秀梅.魏琦.杨斌.杨华中.YinXiumei.WeiQi.YangBin.YangHuazhong用于DTMB接收机的10bit,40MS/s,72dBSFDR流水线模数转换器-半导体学报2008,29(2)介绍了一个应用于数字电视地面多媒体广播(DTMB)接收机的10-bit,40-MS/s流水线模数转换器(ADC),通过优化各级电容大小和运算放大器电流大小,在保证电路性能的同时降低了功耗.测试结果为:在40MHz采样率,4.9MHz输入信号下,可以获得9.14bit的有效位数(ENOB),72.3dB无杂散动态范围(SFDR).电路微分非线性(DNL)的最大值为0.38LSB,积分非线性(INL)的最大值为0.51LSB.电路采用0.18μm1P6MCMOS工艺实现,电源电压为3.3V,核心面积为1mm2,功耗为78mW.3.学位论文刘钢红外探测器读出电路中12位流水线模数转换器的研究2007在数字信号处理系统功越来越强大的今天，流水线模数转换器(PipelinedADC)，由于其在低功耗高速高精度等方面的优势，得到越来越广泛的应用。本论文从焦平面红外探测器中高速、低功耗模数转换电路的需求出发，分析和比较了三种典型高速模数转换器功耗，确定了流水线模数转换器在降低功耗上的优越性。进而从系统的角度，对于影响流水线ADC性能的各种误差来源，包括比较器的失调、余数放大器的增益、余数放大器增益的非线性、噪声等给出了详细的推导和说明；并结合系统的要求，对放大器、比较器、模拟开关等主要电路模块的设计进行了深入的分析。针对12位分辨率25MS/s采样速率、良好的动态特性以及功耗优化的设计要求，制定系统架构，选用电路结构，完成电路的设计，并通过了仿真验证。论文中为了实现噪声和功耗的优化，改进了传统的流水线ADC系统结构，利用Matlab和Excel等数学工具对系统进行建模分析并加以优化，得出系统性能对于各关键模块的性能要求；针对电路设计中的几大难点，将高性能、低功耗的增益自举折叠式和套筒式运算放大器分别应用于采样保持和第一级MDAC中，提高了关键模块的性能；采用了下极板采样技术和高可靠性自举开关的技术，基本消除了由采样开关引入的非线性误差；结合电荷分配型和前置放大型比较器的优点，改进了第一级子模数转换器中的比较器，更大程度上减小了比较器失调和反馈噪声，同时还降低了设计难度；在时钟控制上采用改进型两相不交叠时钟，提高了系统转换周期的可利用率。在完成系统建模和电路仿真的前提下，采用码密度分析和FFT分析的方法分别对理想模型和实际设计系统的静态、动态性能进行了分析和比较。所设计的流水线模数转换器在25M工作频率下，微分非线性误差小于0.5LSB，信噪比、信噪失真比和无杂散动态范围分别为71.9dB、71.6dB和82.7dB，有效位数为11.5bit。4.期刊论文贾华宇.陈贵灿.程军.张鸿.沈磊.JIAHuayu.CHENGuican.CHENGJun.ZHANGHong.SHENLei流水线模数转换器的一种数字校准技术-西安交通大学学报2008,42(8)为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了931%,所需ROM空间减小了95%.整个芯片采用SMIC0.18μmCMOS工艺设计,总功耗为210mW,芯片面积为3.3mm×3.7mm.5.学位论文吴歆12位流水线模数转换器硬IP核设计与实现2008随着通信和多媒体市场的快速增长，片上系统(SOC)逐渐成为主要的混和信号系统实现方式，而高速数字处理子系统对模拟信号和数字信号之间的转换要求也越来越高。因此，作为片上系统的重要单元模块，与数字系统标准CMOS工艺兼容、功耗面积等指标优化的高性能模数转换器正日益成为研究热点。而流水线结构模数转换器因其高分辨率、高精度及在速度与功耗之间良好的折衷而倍受青睐。本文设计并实现了一个50MHz的1.5bit/stage12位流水线结构模数转换器。该模数转换器采用SMIC0.13ummixedsignal1p8m1.2v/2.5v工艺实现。流水线结构模数转换器的优点是在保证高速工作的同时，可实现高分辨率，并且大大减少了比较器个数，从而减少了面积，降低了功耗。本文研究并设计了流水线结构的CMOS模数转换器，做了以下工作：(1)在调研大量流水线结构ADC电路的基础上，采用10级流水线每级1.5比特加一级2比特Flash的结构，设计实现了一个2.5v12bit50Msample/s，面积为2.0×1.6mm2的流水线ADC。(2)分析了流水线ADC各种噪声和误差的来源，并采用Bottom-PlateSampling技术，减小电荷注入和级间串扰。(3)完成了前端和后端设计，在版图设计中采用了若干匹配设计和抗干扰设计，加入屏蔽单元，抑制各种非理想效应。最后，本文对前仿真和后仿真的结果进行了比较和分析，对设计过程中的经验进行了总结，也对将来的工作进行了展望。6.学位论文张文忠基于数字误差校正的流水线A/D转换器的研究2005采用标准CMOS工艺研制内含高速模数转换器的系统集成芯片已成为当今微电子发展中的重要研究方向；其中研制与标准CMOS工艺兼容的高速模数转换器为研究的难点之一。该论文基于0.35μm标准CMOS工艺，设计了一款10位20MSPS的流水线型模数转换器，该研究是高性能、大动态范围CMOS图像传感器项目的一部分，满足了CMOS图像传感器对高吞吐率模数转换器的要求。论文基于对模数转换器的基本性能参数的理解，介绍并比较了常见的模数转换器结构以及优缺点，基于CMOS图像传感器对处理电路的要求，采用了数据吞吐率高的流水线模数转换器。在综合考虑面积与功耗的基础上，将结构设计为由四级分别为4位、2.5位、2.5位、2.5位的流水线级组成。论文主要工作如下：(1)分析了流水线模数转换器及其组成结构的基本原理，在对采样/保持、比较器、余差放大器电路分析的基础上，详细研究了它们的误差对流水线模数转换器性能的影响。(2)设计了一款低功耗、高精度CMOS动态比较器。该比较器是前置放大器与动态锁存器组成的开关电容电路，前置放大器完成对输入信号采样、放大，高增益提高了比较器的精度，采用正反馈结构提高了比较器的速度。(3)设计了简单、易于测试的冗余位数字误差校正算法。通过在子并行模数转换器设置冗余位，使得数字校正算法仅通过错位相加，即可校正由于比较器失调、余差放大器增益误差与非线性等带来的流水线级间串联误差。该论文设计的流水线模数转换器，采用EDA手段，系统完整地进行了模拟分析与版图设计，部分模块实际流片加以验证。研究初步达到了目的，其中比较器、数字校正等单元电路的研究成果为研究基于标准CMOS工艺的高性能流水线模数转换器提供了一定的理论基础和设计依据。7.期刊论文施宇峰.许俊.任俊彦.陈诚.SHIYu-feng.XUJun.RENJun-yan.CHENCheng一种改进的流水线模数转换器结构-复旦学报（自然科学版）2005,44(6)在分析传统每级1.5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数(ENOB)最大约有0.83bit的提高,且电路的功耗和面积增加量相对较小.8.学位论文张剑云应用于数字视频接收器的低功耗高速流水线模数转换器的研究2006随着数字机顶盒、数字高清电视和液晶平板电视的迅猛发展，日常消费电子产品中的数字视频解调接收器和视频图像处理信号接收前端的重要模块一模数转换器的应用越来越广泛，而且随着整机产品的功能和性能要求越来越高，功耗低面积小的数字视频片上系统(soc)单芯片已经成为10位分辨率、多通道模数转换器的主要应用芯片，例如3通道采集RGB和YUV信号的视频模拟前端。但是由于片上系统单芯片集成了大量的模拟电路和数字逻辑电路，内部时钟频率也非常高，因此导致电路噪声偏大，影响模数转换器的性能。如何使模数转换器既拥有较强的抗干扰能力，同时达到低功耗的要求，越来越成为模拟集成电路研究的热点和难点。论文主要研究了兼容0．18um1．8V标准数字逻辑cMOS工艺应用于数字视频领域的流水线模数转换器，通过matlab的分析和优化，建立了系统级的设计框架，然后根据系统需求的采样率、输出分辨率等要求计算出影响模数转换器性能参数的限制指标。再根据工艺参数和EDA工具设计出了晶体管级电路并进行了全电路性能仿真。最后设计了整个模数转换器和测试芯片的布局及版图，完成了整个芯片设计的全部流程。期间主要的研究成果和工作有以下几个方面：(1)一般流水线模数转换器常用的动态比较器需要从外部输入参考源与输入信号进行比较然后输出数字域的结果，而本文提出的无输入参考源动态比较器不需要在比较器之外引入参考源而是利用比较器输入对管的差别产生比较阈值，这样减轻了参考源驱动电路的负载，排除了外部电路对动态比较器组成的子模数转换器模块的干扰，另外减少了外部引入参考源走线的数量进而减小了硅面积。(2