您好,欢迎访问三七文档
当前位置:首页 > 行业资料 > 酒店餐饮 > 硕士论文-深亚微米工艺下芯片的IDDQ测试技术的研究及应用
华东师范大学硕士学位论文深亚微米工艺下芯片的IDDQ测试技术的研究及应用姓名:曹福全申请学位级别:硕士专业:微电子学与固体电子学指导教师:石艳玲20080401深亚微米工艺下芯片的IDDQ测试技术的研究及应用作者:曹福全学位授予单位:华东师范大学相似文献(10条)1.期刊论文雷绍充.邵志标IDDQ测试全面系统化的研究-国外电子测量技术2004,23(5)基于稳态电流测试方法的IDDQ测试,因其故障覆盖率高,在集成电路测试中得以广泛应用.IDDQ测试的概念比较简单,但实现并不容易,特别是当今SOC和深亚微米技术的影响使得其实现更为复杂,有必要作以全面、系统化的研究.本文的第1节概括地总结了IDDQ测试的发展和目前的现状,对IDDQ测试广泛应用的原因作了阐述.第2节论述的是测试机理,同时用一些重要的术语和数据来说明深亚微米等技术对IDDQ测试的影响.第3节研究的是适于IDDQ测试的各种电流测量方法和结构.第4节深入地研究了CMOS电路中的物理缺陷及其电流测试方法,并用大量的图文数据作以详细说明.第5节讨论的是IDDQ测试的测试图形生成方法.第6节对深亚微米技术对IDDQ测试的影响以及测试中要注意的问题作了说明.2.期刊论文庹朝永IDDQ测试方法及发展-计量与测试技术2009,36(3)本文介绍了IDDQ电流测试方法的基本原理,IDDQ测试在集成电路测试系统上的实现方法.现在IDDQ电流测试成为CMOS电路故障检测的重要项目,已广泛用于测试功能测试不能发现的制造过程所产生的故障.以及随着深亚微米技术出现,IDDQ测试受到严峻的挑战.3.期刊论文刘林春.LiuLin-chun裸芯片的IDDQ测试筛选方法研究-电子质量2007,(6)IDDQ测试在裸芯片的测试筛选中非常有用.为了获得更高质量与可靠性的产品,许多公司在CMOS生产线中引入了IDDQ测试筛选技术,现在IDDQ测试筛选技术已经作为保证芯片可靠性的重要手段.本文介绍了IDDQ测试筛选技术的重要概念以及其在保证裸芯片可靠性方面的重要作用,并对深亚微米器件中的IDDQ测试筛选方法做了重点介绍.4.学位论文罗春桥深亚微米集成电路可测性设计及其综合的研究2002随着深亚微米集成电路时代的来临,数字电路的可测性越来越显现出他的重要性,而且正在作为一个不断发展的领域独立出来。本文对数字集成电路的可测性设计作了深入研究。本文首先介绍了组合逻辑电路的测试方法,一般是基于故障模拟的寻找测试码的方法,这里介绍了D算法,以及由其发展而来的PODEM算法和FAN算法。非冗余的组合逻辑电路总是能用此法找到给定故障的测试码的。而对于含有记忆元件的时序电路,由于电路的输出不仅跟当前输入有关,而且还跟过去的输入也有关,按照一般的故障模拟方法测试将是一件非常耗时而繁重的工作。我们介绍了基于扫描的测试方法,扫描链的选择和建立是一项比较关键的技术,直接关系着测试性能和电路的系统性能。我们提出了一些有效的扫描路径设计技术,并且分析了它们的特点和一些设计中要权衡考虑的因素。基于扫描的内建自测试技术是目前发展比较迅速的可测性设计方法,我们从原理和结构上对此作了全面分析,最后提出了一种矩阵扫描的BIST结构方法,可供测试及故障诊断用。传统的基于电路输出电压的逻辑观察的测试技术在深亚微米集成技术条件下不足以满足越来越多的集成电路产品的低故障漏检率要求。于是,寻找电压测试技术的对偶方法来捕获从逻辑观察法中漏检的故障变得非常具有现实意义。我们介绍了一种电流测试法,即IDDQ测试法。本文对这种方法的原理深入分析,对可测故障和测试方案作了详细阐述。在CMOS电路物理参数不断缩小的情况下,电路的静态耗损电流也增加,这对IDDQ测试方法是一大挑战。本文给出了一些IDDQ电流控制方法,以及灵活运用IDDQ测试方法的技巧。可测性设计的重要性与日俱增,将其纳入自动化设计流程是迫切所需。本文对逻辑综合作了介绍,分析了目前常用的综合系统中用的数据结构BDD,具体研究了由BDD映射逻辑门电路的技术,并提出了一种按照相关性原则来选取变量顺序的优化算法。通过在电路综合中将测试策略考虑进去的方式,可以影响着逻辑综合过程的行为,可将由于测试而带来的额外花费降低,这就是可测性综合。我们研究了将可测性设计纳入综合系统的具体方法,并论述了几种可测性设计方案自动综合实现的技术。由于电路的网表信息最终是在逻辑综合后确定下来的,所以逻辑综合过程的电路信息对电路的测试是非常重要的。我们对KFDD电路的可测性作了定性分析,能以很小的代价获得对可测性的控制,保证最终实现的电路完全可测,或达到规定的故障覆盖率。5.期刊论文车彬.樊晓桠.CheBin.FanXiaoya基于IDDQ扫描的SOC可测性设计-计算机测量与控制2009,17(8)超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略;本文首先介绍了在CMOS集成电路中的IDDQ测试方法,介绍其基本原理,展示了测试的优越性,CMOSIC本质上是电流可测试,IDDQ和功能测试相结合.可大大改善故障覆盖率,提高测试的有效性;最后提出了一种基于IDDQ扫描的SOC可测性方案,是在SoC扫描测试中插入IDDQ的测试方法,这是一种基于BICS复用的测试技术,并给出了仿真结果最后得出结论.6.期刊论文周生龙.缪栋IDDQ测试技术探讨-国外电子测量技术2001,(1)本文介绍CMOS电路的静态电流LDDQ测试的有关概念,讨论IDDQ阀值的确定方法和几种测试电路的实现,并对IDDQ测试矢量的产生进行简要评述,指出在深亚微米条件下继续运用IDDQ测试方法的可行性和实现方法.7.学位论文庞伟区数模混合信号芯片的测试与可测性设计研究2008随着集成电路设计与加工技术的飞速发展,集成电路复杂程度不断提高,而其尺寸却在不断缩小,超大规模集成电路(VLSI)的测试已经成为一个越来越困难的问题,特别是进入深亚微米工艺以及超高集成度发展阶段以来,通过集成各种IP核,系统级芯片(SOC)的功能越来越强大,但也带来一系列设计和测试问题。测试和可测性设计的理论与技术已经成为VLSI领域中的一个重要研究方向,它们在理论和实践中都有十分突出的价值。本文从集成电路基本测试理论和测试方法开始,逐步深入地对系统级模数混合信号芯片的可测性进行研究。首先,对系统级芯片进行可测性分析,从基本的故障模型开始,对故障的分类、故障模拟、测试生成及其算法等方面进行初步的分析,然后对可测性设计进行深入的研究,包括扫描测试、边界扫描测试、内建自测试和IDDQ测试,并且使用FPGA芯片实现了一个BIST的例子,其包括测试向量发生器、被测内核和特征分析器。通过对被测内核注入故障,然后对正常电路和注入故障后的电路分别进行仿真来说明BIST的正确性和有效性。接着,对混合信号电路测试进行了专门的探讨,通过对模拟电路的仿真策略和混合信号的仿真策略进行比较来说明混合信号电路设计和仿真的困难性,并且对用来描述混合电路设计和仿真的VHDL-AMS语言进行介绍,指出用VHDL-AMS语言来设计的基本流程和VHDL-AMS中扩展的新概念,同时也介绍了混合信号测试总线1149.4标准在VLSI中的应用。本文最后介绍了DSP测试混合信号电路的原理,通过利用DSP测试DAC的具体方案来说明混合电路测试的方法,并且介绍了参与研发的基于DSP的集成电路及PCB板的智能测试仪器的软硬件设计。总之,具有低廉的测试成本、尽可能高的故障覆盖率和高度可靠的混合信号芯片的可测性设计方法将是系统级芯片进一步发展的要求。8.会议论文钟征宇IDDQ测试,挑战与发展2003本文介绍了IDDQ测试技术的检测能力极其在深亚微米阶段所遇到的挑战和一些解决办法.还讨论了IDDQ作为老化筛选有效补充的现实意义.9.学位论文姜岳臣集成电路自动测试方法及可测性设计研究2006集成电路技术(IC,IntegratedCircuit)发展迅速,己成为现代新兴工业的主流。而技术的进步使得原本仅可以容纳十几个晶体管左右的技术(SSI,小型集成电路),现在已经发展到在同一颗IC中可以容纳数十万个晶体管了,就是现今最流行的VLSI(超大规模集成电路)技术。如此快速进步的技术让我们得以将复杂的系统整合在同一个芯片之中(systemOnaChip,SOC),因而ASIC(特定用途的集成电路)的观念也逐渐烙印在每个集成电路设计工程师的心中,所以不管工业界或是学术界,自行设计IC己成为电子、电机,甚至是信息领域的一个方向。随着电路复杂程度的提高和尺寸的日益缩小,测试已成为迫切需要解决的问题,特别是进入深亚微米以及超高集成度的发展阶段以来,通过集成各种IP核,系统级芯片(SOC)的功能更加强大,同时也带来了一系列的设计和测试问题。测试是VLSI设计中费用最高、难度最大的一个环节。据报道,随着VLSI集成度的提高,测试费用可占到芯片制造成本的50%以上。随着技术的快速发展和市场竞争的加剧,产品市场寿命相对于开发周期变得愈来愈短,测试对产品的上市时间、开发周期将会有越来越大的影响。测试已成为制约VLSI特别是SOC设计和应用的一个关键因素。SOC的核心问题是核复用带来的核测试复用问题。SOC可以采用IP模块设计,但目前各方提供的嵌入式核的可测性设计缺乏统一标准,核集成时难以自动检测每一个核的可测性,所以必须对复用核进行测试设计,而核复用的测试设计费用大约要占总设计成本的1/3以上。传统的模拟、验证和测试方法已难以全面验证VLSI电路设计和制造的正确性,需要有新的思想方法,即在设计一开始就考虑测试问题,在设计前端就解决棘手的测试问题。本文系统地介绍集成电路测试领域的基本概念、基本理论和测试方法。本文主要内容为Freescale微处理器的介绍,数字集成电路的测试理论及方法,嵌入式存储器的测试方法,电路测试和分析(将测试活动中的不同过程和不同方式,诸如验证、模拟、仿真和测试施加等都纳入测试范畴)的基本概念和理论,并选择数字集成电路测试中具有典型代表性的内建自测试及IDDQ测试予以详细论述内建自测试原理。10.会议论文杜俊.赵元富.于立新一种增强超深亚微米集成电路测试质量和抑制测试代价增长趋势的方法2005增强测试质量和抑制测试代价是超深亚微米集成电路测试及可测性设计领域的两个研究主题。这篇论文介绍了一个面向多种故障模型的超深亚微米集成电路测试及可测性设计解决方案。该方案通过一个包含了Stuck-at故障测试、Delay故障测试和Delta-IDDQ测试在内的测试集来提高超深亚微米集成电路的测试质量,同时利用一种减少Stuck-at故障测试向量的策略来抑制测试代价的增长趋势。论文还介绍了该方案在一个0.18μm工艺微处理器设计中的应用实例。本文链接:授权使用:上海海事大学(wflshyxy),授权号:f828acdf-2981-4921-ba37-9dff00085b5a下载时间:2010年9月28日
本文标题:硕士论文-深亚微米工艺下芯片的IDDQ测试技术的研究及应用
链接地址:https://www.777doc.com/doc-370254 .html