《数字电子技术基础》复习题

《数字电子技术基础》复习题一、填空题数制与码制1．（）2=（）10=（）8421BCD。答：145.75，2．（）2=()8=()16。答：(262.54)8，(B2.B)23．(1111000)8421BCD=()10=()16。答：78,4E4．(30.25)10=()2=()16。答：11110.01；1E.45.(B4)16，（178）102中最大数为__________,最小数为_____________。答：(B4)1626.（）8421BCD表示十进制数为。答：9517.有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD码时，它相当于十进制数（）。答：147，938.如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。答：79.8421BCD码又称码，是一组代码表示一位十进制数字。答：二——十进制；四位二进制逻辑代数基础1.逻辑代数又称为代数。最基本的逻辑关系有、DCBADCABF三种。答：布尔、与逻辑、或逻辑、非逻辑2．将2004个“1”异或起来得到的结果是。答：03．逻辑函数L=+A+B+C+D=。答：14.逻辑函数的表示方法中具有唯一性的是。答：真值表5．把与非门的所有输入端并联作为一个输入端，此时它相当于一个门。答：非6．逻辑函数式CBAABCF的逻辑值为：。答：17．逻辑函数DCBAF的反函数F＝。答：8．移位寄存器具有数码和移位的功能。答：寄存9.已知某函数DCABDCABF，该函数的反函数F=（）。答：10.下图所示电路中，Y1＝（）；Y2＝（）；Y3＝（）。组合逻辑电路1.数字电路按逻辑功能的不同特点可分为两大类，即：逻辑电路和逻辑电路。ABY1Y2Y3答：组合、时序2.从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做。答：数据选择器3.用于比较两个数字大小的逻辑电路叫做。答：数值比较器4.驱动共阳极七段数码管的译码器的输出电平为有效，而驱动共阴极的输出电平为有效。答：低、高5.一个8选1的多路选择器（数据选择器），应具有个地址输入端。答：3个6.编码器的逻辑功能是把输入的高低电平编成一个，目前经常使用的编码器有普通编码器和优先编码器两类。答：二值代码7.译码器的逻辑功能是把输入的二进制代码译成对应的信号，常用的译码器有二进制译码器，二－十进制译码器和显示译码器三类。答：输出高、低电平8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567YYYYYYYY应为（）。答：触发器1.触发器按功能分类有JK触发器，，和T触发器等四种触发器。答：SR触发器，D触发器2.由于触发器有个稳态，它可以记录位二进制码，存储8位二进制信息需要______个触发器。答：2，1，83.触发器按照逻辑功能的不同可以分为SR触发器、、T触发器和D触发器等几类。答：JK触发器4.触发器按照逻辑功能的不同可以分为、、、等几类。答：SR触发器、JK触发器、T触发器、D触发器5.一个触发器有个稳态，它可以存储______位二进制码。答：2、16.主从型JK触发器的特性方程=。答：7．用4个触发器可以存储位二进制数。答：48.由D触发器转换成T触发器，其转换逻辑为D=__________。答：T⊕Q9.TTL集成JK触发器正常工作时，其dR和dS端应接（）电平。答：高时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。答：输入，历史状态2.含有触发器的数字电路属于逻辑电路。答：时序3.计数器按照各触发器是否同时翻转分为式和式两种。答：同步，异步4.某计数器状态转换图如图,该电路为________进制计数器。答：55.某计数器的输出波形如图1所示，该计数器是进制计数器。答：56.N个触发器可以构成最大计数长度（进制数）为的计数器。答：2N7．若要构成七进制计数器，最少用个触发器，它有个无效状态。答：318.若要构成十进制计数器，至少用个触发器，它有个无效状态。答：469.串行传输的数据转换为并行传输数据时，可采用寄存器。答：移位10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。答：同步11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。答：10013．驱动共阳极七段数码管的译码器的输出电平为（）有效。答：低二、选择题数制与码制1.若要对50个编码对象进行编码，则至少需要位二进制代码编码。A.5B.6C.10D.50答：B2.用8421码表示的十进制数65，可以写成。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]2答：C3.如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号进行编码。①8②16③32④64答：④4.与二进制数00100011相应的十进制数是()。(a)35(b)19(c)23(d)67答：A逻辑代数基础1．)15,14,10,9,8,4,3,2(),,,(1DCBAF，DACCBADCBAABCCBAF2,它们的逻辑关系是（）。A、21FFB、CP11&0111C、021FFD、1F和2F互为对偶式答：A2.可以代换下图所示组合电路的一个门电路是)(。A、与非门B、或非门C、与或非门D、异或门答：B3.由开关组成的逻辑电路如图所示，如果开关接通为“1”，断开为“0”，电灯亮为“1”，电灯暗为“0”，则该电路为()A、“与”门B、“或”门C、“非”门D、“与非”门答：B4.在何种情况下，“或非”运算的结果是逻辑“0”。()A．全部输入为“0”B．全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”答：D5.指出下列各式中哪个是四变量A、B、C、D的最小项A.ABC；B.A+B+C+D；C.ABCD；D.A+B+D答：C6.测得某逻辑门输入A、B和输出F的波形如图所示，则F（A，B）的表达式为（）A.F=ABB.F=BAC.F=ABD.F=A⊕B1A1&1YB+－ABHL答：B7.函数F(A,B,C)=AB+AC的最小项表达式为()。A．Z=ABC+ABC+ABCB.Z=ABC+ABC+ABCC.CP11&0111D.CABCBAABC答：D8．二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=。A.ABB.ABC.BAD.A+B答：C9.指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项A.ABCB.A+B+C+DC.ABCDD.A+B+D答：C10.最小项ABCD的逻辑相邻最小项是。A.ABCDB.ABCDC.ABCDD.ABCD答：A11.逻辑函数的表示方法中具有唯一性的是。A.真值表B.表达式C.逻辑图D.硬件描述语言答：A12.逻辑函数F=)(BAA=。A.BB.AC.BAD.BA答：A13.二输入端的或非门，其输入端为A、B，输出端为Y,则其表达式Y=。A.ABB.ABC.BAD.A+B答：C14.L=AB+C的对偶式为：（）A、A+BC；B.（A+B）C；C.A+B+C；D.ABC；答：B15.逻辑函数F=)(BAA=()。A.BB.AC.BAD.BA答：A16.函数F=A⊕B与G=AB+AB（）A．互为对偶式B.互为反函数C.相等D.以上答案都不对答：B17.函数F=AB+AC+BC+CD+D的最简与或式为（）A.1B.0C.ABD.AB+D答：A18.函数F(A,B,C)=AB+BC+AC的最小项表达式为()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）答：A19.一只四输入端或非门，使其输出为1的输入变量取值组合有()种。A．15B．8C．7D．1答：A20．函数F=AB+BC，使F=1的输入ABC组合为()A．ABC=000B．ABC=010C．ABC=101D．ABC=110答：D21．已知某电路的真值表如下，该电路的逻辑表达式为()。A．CYB.ABCYC．CABYD．CCBYABCYABCY00001000001110110100110101111111答：C22.逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是()(a)t1(b)t2(c)t3(d)无答：A组合逻辑电路1.74LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出=。A、00010000，B、C、D、答：B2.在下列逻辑电路中，不是组合逻辑电路的是（）。A、译码器B、编码器C、全加器D、寄存器答：D3.在下列逻辑电路中，不是组合逻辑电路的是（）。A.译码器B.编码器C.全加器D.寄存器答：D4.八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y=。A.ABCABCABCABCB.ABCABCC.BCABCD.ABCABCABCABC答：D5.七段显示译码器是指的电路。A.将二进制代码转换成0~9数字B.将BCD码转换成七段显示字形信号C.将0~9数字转换成BCD码D.将七段显示字形信号转换成BCD码答：B6.组合逻辑电路通常由组合而成。A.门电路B.触发器C.计数器D.寄存器答：A7.十六路数据选择器，其地址输入端有个。A.16B.2C.4D.8答：C8.TTL集成电路74LS138是３/８线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出：为（）。A．00100000；；；D.00000100答：B9.用四选一数据选择器实现函数Y=0101AAAA，应使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=0答：A10.一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（）。A．110B．001C．100D．000答：B11.8—3线优先编码器（74LS148）中，8条输入线0I~7I同时有效时，优先级最高为I7线，则2Y1Y0Y输出线的状态是（）A.000B.010C.101D.111答：A12.引起组合逻辑电路中竟争与冒险的原因是（）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。答：C13.一个16选一的数据选择器，其地址输入（选择控制输入）端的个数是（）A.1B.2C.4D.16答：C14.半加器和的输出端与输入端的逻辑关系是（）A、与非B、或非C、与或非D、异或答：D15.逻辑数F=AB+BC，当变量的取值为（）时，将出现冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0答：C16.一个二—十进制译码器，规定输出为低电平有效，当输入代码DCBA=1001时其输出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9＝（）①②0000000001②0000001001④答：①17.已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是()。答：C18.在二进制译码器中，若输入有4位代码，则输出有个信号。（a）2（d）4（c）8（d）16答：D触发器1.下列触发器中没有约束条件的是。A.基本ＲＳ触发器B.主从ＲＳ触发器C.钟控ＲＳ触发器D.边沿Ｄ触发器答：D2.一个T触发器，在T=1时，加上时钟脉冲，则触发器。A.保持原态B.置0C.置1D.翻转答：D3.对于JK触发器，若J=K，则可完成触发器的逻辑功能。A.RSB.DC.TD.Tˊ答：C4.T触发器中，当T=1时，触发器实现（）功能。A、置1B、置0C、计数D、保持答：C5.在CP作用下，欲使T触发器具有1nQ=__nQ